本发明提供一种计算机整合制造数据封装与备援方法与半导体制造系统，其中半导体制造系统包括一中央计算机整合制造系统、多个组合式的区段计算机整合制造系统与一中央基本记录模块。每一区段计算机整合制造系统是与对应的一组制造设备的制造厂相联结并且与...

一种静电放电防护电路，该静电放电防护电路包括硅控整流器（ｓｉｌｉｃｏｎ　　ｃｏｎｔｒｏｌｌｅｄ　　ｒｅｃｔｉｆｉｅｒ；ＳＣＲ）以及金属氧化物半导体触发元件，该硅控整流器有连接至第一固定电位的阴极以及阳极，该金属氧化物半导体触发元件有栅极...

本发明是有关于一种记忆单元及其制造方法。一种具降低且较均匀的顺向穿隧电压的快闪式记忆单元的浮置栅极结构的制造方法。此方法至少包括：形成至少二浮置栅极于一基材上；形成一掩模于每一浮置栅极上，每一掩模具有一部分邻近于各自的浮置栅极的一尖端，...

一种半导体结构的形成方法，包括：提供半导体基底；形成“Ｎ”型金属氧化物半导体装置于半导体基底的表面上，此步骤包括形成第一源极／漏极电极于“Ｎ”型金属氧化物半导体装置的第一源极／漏极区上；形成“Ｐ”型金属氧化物半导体装置于半导体基底的表面...

本发明是有关于一种在半导体基材上形成金氧半导体元件的方法，至少包括：形成一栅极结构于半导体基材上；将复数个离子植入半导体基材中以形成一或复数个轻掺杂漏极结构邻近于上述的栅极结构；在低于一门槛温度的第一温度下对半导体基材进行热处理，以修补...

本发明提供一种半导体结构及其制造方法，该半导体结构包括第一芯片、第二芯片及保护层。第一芯片包括第一衬底及位于第一衬底上方的第一接合垫。第二芯片具有第一表面和相对于第一表面的第二表面，且堆叠于第一芯片上。保护层包括垂直部分和水平部分，其中...

本发明的一个实施例公开了一种金属－绝缘层－金属电容器及其制造方法，该方法包括：提供半导体衬底，其表面形成有第一绝缘层；于第一绝缘层上形成堆叠绝缘结构，其由多个第二绝缘层和多个第三绝缘层交错形成；形成开口于堆叠绝缘结构中以暴露出第一绝缘层...

本发明提供了一种半导体结构及金属氧化物半导体元件，该半导体结构包括一第一复合层、一第二复合层和一第三复合层。第一复合层包括一元素和一第一掺杂物，其中第一掺杂物具有第一掺杂物浓度；第二复合层包括该元素和一第二掺杂物，其中第二掺杂物的导电型...

本发明提供一种半导体结构及其形成方法。其中该半导体结构包括：基板；第一阱区，位于上述基板上，上述第一阱区具有第一导电类型；第二阱区和第三阱区，相邻于上述第一阱区，上述第二和第三阱区具有相反于上述第一导电类型的第二导电类型；第一深阱区，位...

本发明揭示一种焊料凸块结构以及在半导体元件上制作焊料凸块结构的方法。在一实施例中，首先提供半导体衬底，其上具有接合垫以及位于接合垫上的保护层，其具有露出部分接合垫的开口。在接合垫与保护层上形成第一凸块底层金属。在第一凸块底层金属上设置掩...

一种封装结构，包括：一基底，其包括一对第一平行边以及一对第二平行边；一第一晶粒，其设置于该基底上，该第一晶粒包括一对第三平行边与一对第四平行边，其中所述第三平行边与所述第四平行边分别不平行于所述第一平行边与所述第二平行边；以及至少一第二...

本发明揭示一种集成电路结构的形成方法，包含：提供封装体，其具有上表面；将多个软焊料球状物置于上述封装体的该上表面；放置共平面表面，使其倚靠上述软焊料球状物，其中上述共平面表面不具有粘着性；对上述软焊料球状物进行回焊，而使上述软焊料球状物...

本发明提供一种选择性应力记忆作用的半导体元件及其制造方法，该半导体元件包括半导体衬底，具有第一区域与第二区域，各个该第一与第二区域具有第一掺杂区域与第二掺杂区域并被相隔以绝缘区。ＰＭＯＳ晶体管设置于该第一掺杂区域上，且ＮＭＯＳ晶体管设置...

本发明揭示一种电阻器结构及其形成方法，该电阻器结构适用于一集成电路，包含：一第一组的接点，连接于一半导体层与一第一导体层之间；以及一第二组的插塞，连接于该第一导体层与一第二导体层之间；其中该第一组的接点与该第二组的插塞耦合在一起，作为一...

本发明涉及一种在半导体装置中形成应变通道的方法，包括下列步骤：提供一晶体管，该晶体管包括：一栅极堆叠物，具有设置在一半导体基底上的一栅极；一对源极／漏极区，设置在邻近该栅极堆叠物的对应侧的该半导体基底内；以及一间隔物，对应地设置在该栅极...

一种半导体封装、及系统级封装模块的制造方法。在一个实施例中，系统级封装包括具有第一表面和相对第一表面的第二表面的基底，且一组接合线栓位于基底第二表面的接合垫上。第一半导体芯片具有第一表面和相对第一表面的第二表面，其中第一半导体芯片的第一...

本发明提供一种半导体集成电路的制造方法。首先，形成低介电常数层于半导体基底上，并形成介电覆盖层于低介电常数层上。以等离子体蚀刻进行第一蚀刻程序，形成第一开口于介电覆盖层且形成第二开口于低介电常数层中，其中第一开口与该第二开口的宽度大抵等...

一种片上系统半导体电路，包括：一逻辑电路，该逻辑电路具有至少一带有一薄栅极介电材料的第一晶体管；至少一连接该逻辑电路的动态随机存取存储器单元，该至少一动态随机存取存储器单元具有至少一存储电容和至少一厚栅极介电材料的存取晶体管；及，一与该...

一种双功函数半导体装置及其制造方法，该制造方法包括在基底的第一区域上形成第一装置以及在该基底的第二区域上形成第二装置，包括下列步骤：在该基底的该第一区域与该第二区域上形成介电层，在该第一区域内与该第二区域内的该介电层同时沉积而成；以及提...

本发明公开一种减缓阱区邻近效应的半导体器件，该半导体器件包括：一基板上之一阱；及一晶体管，具有有源区及栅级长度小于或等于０．１３μｍ的栅极；其中，该栅极完全在该阱内或在该阱之外延伸，并且该有源区的边缘与该阱的边缘之间的最小间距至少是该栅...