本发明提供一种半导体元件及其制造方法，包括一电容器及一相邻的高电压栅极，其具有一硼阻障层，此硼阻障层可作为电容器介电层及高电压栅极氧化层。硼阻障层较佳形成于一多晶硅氧化层之上，多晶硅氧化层依序沉积于基板上，而基板可掺杂杂质以形成相邻的阱...

本发明提供一种半导体元件及其制造方法，具体涉及一种降低硅之中的应力以助于在硅上方形成硅化镍的方法。该方法包括：应力补偿的源／漏区离子布植制程、于非晶硅层上形成一硅化物的制程、应力补偿的深埋层制程、于硅化物形成期间进行的应力补偿的介电覆盖...

一种半导体装置、嵌入式存储器及其制造方法，包括：一基底，具有多个第一晶体管于一存储单元阵列区内与多个第二晶体管于一周边区内；一第一介电层于上述基底上，第一介电层中嵌有多个与第一晶体管电性连接的多个第一与第二导体插塞；一第二介电层于第一介...

本发明提供一半导体器件及其形成方法，该半导体器件包括：一半导体衬底；一叠置栅极，位于半导体衬底上；一应力源，邻接该叠置栅极，且至少有一部分设于半导体衬底中。其中该应力源包含一元素，可用来调整应力源的晶格常数。该应力源包括一较低部分及一较...

本发明揭示一种分离式栅极存储单元与半导体装置及其形成方法。第一阱区及第二阱区，其分别具有第一导电型及第二导电型且形成于一基底中。一浮置栅极，设置于第一阱区及第二阱区的接面上方并与基底绝缘。一控制栅极，设置于浮置栅极的侧壁并局部延伸至其上...

本发明是有关于一种图案化氧化铟锡薄膜的方法，该图案化氧化铟锡薄膜的方法至少包括下列步骤：形成一覆盖层于该氧化铟锡薄膜上；以及将该氧化铟锡薄膜的复数个暴露区域暴露在一气相蚀刻剂下，其中该气相蚀刻剂至少包括水。本发明包含形成覆盖层于此氧化铟...

本发明公开一种半导体制造方法及系统，该方法包括在第一设备上对第一基底进行加工，同时检测到第一制造参数的至少一个数值。接着，分析上述第一制造参数，以便产生至少一个第一预测参数值。其次，比对上述第一预测参数值与第一既定参数值，以便产生至少一...

为解决测试垫剥离问题，本发明提供一种半导体晶圆结构，包括多个晶粒。第一切割线沿第一方向延伸，第二切割线沿第二方向延伸且与该第一切割线交叉，其中该第一切割线与该第二切割线具有交叉区域。第一测试线形成于该第一切割线中，其中该第一测试线越过该...

为解决现有技术工艺成本较高和电子电容延迟恶化的问题，本发明提供一种半导体结构的形成方法，包括：提供具有第一元件区的基板；形成金属氧化物半导体（ＭＯＳ）元件于第一元件区；形成应力层于金属氧化物半导体元件上；以及提供后处理调整应力层的应力。...

本发明提供一种半导体结构及其形成方法，包括：提供半导体衬底；在该半导体衬底上形成栅极叠层；在邻接于该栅极叠层处形成含硅化合物应力源，其中该含硅化合物应力源还包括额外元素，该额外元素可与硅形成化合物；将在低温下不会形成硅化物的离子注入至该...

本发明提供一种半导体装置。上述半导体装置包括：半导体基板；第一介电层，设置于该半导体基板上，具有沿第一方向的第一导线，其中该第一导线的顶表面比该第一介电层的顶表面低；第二介电层，位于该第一介电层上，包括对应第一二极管构件的开口；以及半导...

本发明是关于一种利用多晶硅罩幕，而非习知技术所使用的金属硬罩幕，在一低介电系数介电层上形成一孔洞的方法。一多晶硅硬罩幕被形成于一低介电系数介电层之上，以及一光阻层被形成于此多晶硅硬罩幕层之上。使用一气体电浆图刻光阻层并蚀刻多晶硅硬罩幕以...

本发明提供一种２－晶体管（２Ｔ）非易失性存储器单元，包括第一晶体管以及第二晶体管。第一晶体管以及第二晶体管分别具有：源极以及漏极，由其间的沟道所分开；在该沟道上方靠近该源极端的浮置栅极；以及在该浮置栅极及该沟道上方靠近该漏极端的控制栅极...

本发明公开集成电路芯片，有数个模块单元，该芯片包含第一模块单元，有第一金属层，其中包含至少两彼此独立的电源线。该芯片也包含第二模块单元，并置于该第一模块单元，也有该第一金属层，其中包含至少两彼此独立的电源线。其中，在该第一金属层供该第一...

本发明提供了一种背照明图像传感装置，包括：基底；第一掺杂区，位于该基底内；以及第二掺杂区，位于该基底内并位于该第一掺杂区上方，其中该第一掺杂区较佳地深达该基底厚度的５０％以上。本发明还提供了一种背照明图像传感装置的制造方法，包括：制备基...

本发明提供一种半导体装置的制造方法，包括下列步骤：步骤Ａ，提供衬底，该衬底包含在其中形成的隔离区；步骤Ｂ，在该衬底及部分的隔离区上形成介电层，该介电层具有第一厚度；步骤Ｃ，除去该介电层；以及步骤Ｄ，重复步骤Ｂ至步骤Ｃ两次或更多次。与现有...

一种凸块测试单元、装置及测试方法，所述凸块测试单元包括：一支撑基板，设置有至少两个探针，所述探针突出于该支撑基板的一表面；以及一数字检测装置，埋置于该支撑基板内。其中该数字检测装置包括一第一输入端子；一第二输入端子；以及一输出端子，其中...

为解决布局造成的阱区邻近效应等问题，本发明提供一种集成电路的形成方法，包括：提供半导体衬底；在上述衬底的上方形成杂质再注入阻挡层；在上述杂质再注入阻挡层上方形成掩模；图案化上述掩模以形成开口，其中从上述开口中暴露出一部分上述杂质再注入阻...

一种堆栈结构及其形成方法，包含：第一芯片，在第一表面上定义有第一芯片区，至少一个第一保护结构形成于所述第一表面上而围绕所述第一芯片区，所述第一保护结构的至少一侧具有至少一个第一延伸部，所述第一延伸部横越围绕所述第一保护结构的第一切割道；...

本发明有关于一种图像感应元件及其系统芯片半导体结构，其中该图像感应元件的基底具有光感应区于其内和／或其上；互连线结构在基底上方，并包含多条金属线设于多个金属层间介电（ＩＭＤ）层内。至少一个ＩＭＤ层微透镜设于至少一ＩＭＤ层内，并位于光感应...