本发明提供一种半导体结构的形成方法及电阻，特别涉及一种去耦合浅掺杂源／漏极区和袋状注入区的形成方法。上述方法包括：提供一半导体晶片，其包含多个主动区。于上述主动区中形成多个栅极结构。利用一Ｎ－浅掺杂源／漏极光罩，形成多个Ｎ－浅掺杂源／漏...

本发明提供一种半导体设备及其清洁单元，特别涉及一种半导体设备，用以处理一晶圆，包括一平台、一流体供应单元以及一清洁单元。平台支撑该晶圆。流体供应单元提供一第一流体，其中，该流体供应单元可以于一第一位置以及一第二位置之间移动。清洁单元提供...

本发明公开了一种高电流离子植入系统及其中的改良装置和绝缘体。该离子植入系统，包括保持高电位的一离子源，一接地末端平台用以支撑基板，以及多个萃取电极从一离子源加速离子，并指引一离子束到末端平台的基板上，该离子植入系统包括：一绝缘体放置在一...

一种背侧光感测装置，包括半导体基底，具有上表面与下表面，以及多个象素，形成于上表面。背侧光感测装置还包括多个吸收深度，形成于下表面，并且每个吸收深度根据每个象素排列。一种形成背侧光感测装置的方法包括提供具有上表面与下表面的半导体基底，并...

本发明是有关于一种半导体结构，包含了位于基板之上的第一屏蔽线与第二屏蔽线，此第一屏蔽线与第二屏蔽线连接于第一电压。在第一屏蔽线与第二屏蔽线间具有导线，此导线连结到第二电压。第一屏蔽层位于基材上，且通过第一导体分别连接第一屏蔽线与第二屏蔽...

一种背照式传感器，包括：具有正面与背面的半导体基板；形成于该半导体基板的该正面上的多个像素；置于该半导体基板的该正面上方的介电层；以及根据该多个像素而配置的多个阵列区域。其中，至少第一、第二阵列区域具有彼此相异的辐射响应特性，例如，该第...

针对浸润光刻工艺中的微粒与污染问题，本发明提供一种浸润光刻系统以及浸润光刻方法，上述系统包括：影像镜头，具有第一前表面；基板底座，置于该影像镜头的前表面下方；浸润流体保持结构，具有一个流体入口与一个流体出口，且用以保留来自流体入口的流体...

本发明提供一种具有应力调整层的集成电路及其制造方法，可以避免晶片翘曲及破损。该具有应力调整层的集成电路的制造方法包括：提供具有第一表面及第二表面的半导体基板，其中该半导体基板的厚度大体小于１５０μｍ；形成多个膜层于该基板的第一表面，该多...

本发明涉及一种集成电路，包括低介电常数层在半导体基底上方，低介电常数层中有第一开口，以及第一开口内有第一扩散阻挡层覆盖第一开口内的低介电常数层，其中第一扩散阻挡层的底部部分连接至侧壁部分，且其中侧壁部分的表面接近低介电常数层的表面。该集...

本发明提供载具、半导体装置与传输接口系统，特别涉及一种载具包括：一密闭容器，包括一门盖；一储存槽，连接该载具，该储存槽包括至少一流体调节阀且含有至少一流体，该流体包含至少一还原气体、非反应气体或惰性气体；以及至少一基板载具，设置于该密闭...

本发明是有关于一种封装元件，至少有一件元件，设置于一基材上。一材料层用来封装元件并且至少覆盖基材的一部分，其中材料层至少包含有邻近于元件的一第一部分和在第一部分之上的一第二部分。第二部分的导热系数高于第一部分的导热系数。本发明的半导体封...

一种半导体元件，包括：第一高压阱区，具有第一掺杂杂质且设置于导体基底；第二高压阱区，具有第二掺杂杂质且设置于半导体基底，并侧向相邻于第一高压阱区；低压阱区，具有第二掺杂杂质且位于第二高压阱区的上方；漏极，具有第一掺杂杂质且设置于第一高压...

本发明提供一种半导体元件，特别涉及一种半导体元件及其形成方法，包括在一半导体晶片上形成一导电凸块，以及在该导电凸块上形成至少一保护层以降低焊点接合失败。本发明所述的半导体元件，提供一种具有凸块上保护层的焊点凸块，以避免产生焊点冷接合现象。

一种存储装置，其特征在于，该存储装置包括：　　　　一第一存储单元区域，具有一第一栓锁区域，该第一栓锁区域上是建立着一个以上的电子元件以储存一数值，以及一第一周边区域，其环绕着该第一栓锁区域；以及　　　　一第二存储单元区域，其设置于该第一...

一种集成电路的内连线结构，已经证实其具有降低阻容延迟以及漏电流。本内连线结构包括一第一导线于一第一介电层中、一第二介电层于第一介电层的与第一导线之上，以及一双镶嵌结构于第二介电层中。双镶嵌结构包括一第二导线以及一插塞，插塞位于第一导线与...

本发明提供一种改变晶圆在制品制程流的方法。设定欲触发一制程流更换操作的一第一机台，其中该第一机台是设置于一第一制程流。在上述机台设定一预约切换操作。接收一切换制程流的命令。判断一晶圆在制品为正在执行或正在等候的状态。若上述晶圆在制品为正...

本发明是有关于一种半导体元件的制造方法。首先，在基材上形成金氧半导体元件。接着，在金氧半导体元件上形成一应力层。最后，选择性蚀刻位于闸电极上的应力层，以改变金氧半导体元件的通道区中的应变条件。ＮＭＯＳ晶体管可以包含一拉伸应力层，而ＰＭＯ...

本发明的半导体元件具有半导体衬底；栅极堆叠，位于半导体衬底上；ｎ型轻掺杂源／漏极区，位于半导体衬底中且邻接栅极堆叠，其中ｎ型轻掺杂源／漏极区包括ｎ型杂质；ｎ型重掺杂源／漏极区，位于半导体衬底中且邻接栅极堆叠，其中该ｎ型重掺杂源／漏极区包...

本发明提供一种光刻法，以图案化位于一基板上的多个区域。所述光刻法包括利用一辐射束沿着一第一方向扫描一第一区域；然后步进至邻接于所述第一区域的一第二区域，且当所述第一区域和所述第二区域两者沿所述第一方向观看时，所述第二区域位于所述第一区域...

本发明提供一种金属氧化物半导体元件和半导体结构，包括一栅极堆叠位于半导体基底上方。一间隙壁衬层位于栅极堆叠的侧壁，且间隙壁衬层具有一部分位于基底上方。一间隙壁位于间隙壁衬层上方，ＰＭＯＳ元件的间隙壁较佳具有张应力，且ＮＭＯＳ元件的间隙壁...