半导体器件及其形成方法技术

本发明专利技术提供一半导体器件及其形成方法，该半导体器件包括：一半导体衬底；一叠置栅极，位于半导体衬底上；一应力源，邻接该叠置栅极，且至少有一部分设于半导体衬底中。其中该应力源包含一元素，可用来调整应力源的晶格常数。该应力源包括一较低部分及一较高部分，其中该元素在较低部分占第一原子比例，在较高部分占第二原子比例，且第二原子比例实质上大于第一原子比例。本发明专利技术的半导体器件的形成方法利用低锗的ＳｉＧｅ区，可使缺陷区高于空乏区，减少缺陷落入空乏区，从而可降低漏电流。另外ＳｉＧｅ区的底部维持在沟道区下方，可避免低锗ＳｉＧｅ应力区的压力对沟道区产生不良的影响。

【技术实现步骤摘要】

【技术保护点】
一种半导体器件，包括一半导体衬底；一叠置栅极，位于该半导体衬底上；以及一应力源，邻近于该叠置栅极，且至少一部分设于该半导体衬底中，其中该应力源包含一元素，该元素具有一不同于该半导衬底的晶格常数，且其中该应力源包括：　 　一较低部分，其中该元素占一第一原子比例，以及一较高部分，其中该元素占一第二原子比例，且该第二原子比例实质上大于该第一原子比例。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王盈斌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]