本发明提供一种形成集成电路元件的方法，该方法包括提供基板，具有第一区、第二区、及第三区；以及分别形成第一栅极结构于第一区中、第二栅极结构于第二区中、及第三栅极结构于第三区中。第一、第二及第三栅极结构包括栅极介电层，且栅极介电层分别具有第...

实施例是一种用于去嵌入的方法。该方法包括：在半导体芯片中形成主结构；以及在半导体芯片中形成辅助结构。辅助结构复制主结构的第一部分。该方法还包括：基于测量确定用于主结构和辅助结构中的每一个的传输矩阵；以及通过确定主结构的传输矩阵和辅助结构...

本发明提供一种半导体元件的制造方法，包括以下步骤：提供多个第一半导体鳍和多个第二半导体鳍于一基底的表面上方；以一掩模材料覆盖部分但非所有的第一半导体鳍；及使用具有一角度的注入工艺进行注入，借以使所有所述第一半导体鳍被该掩模材料阻挡，没有...

本发明揭露一种半导体装置的制造方法。此方法包含形成至少一材料层在一基材上；进行一终端裁切（Ｅｎｄ－Ｃｕｔ）图案化制程以形成位于该至少一材料层之上的一终端裁切图案；转移该终端裁切图案至该至少一材料层；在上述终端裁切图案化制程之后，进行一线...

本发明提供一种静电放电保护电路、结构及射频接收器，该保护电路包括一硅控整流器以及一电感。硅控整流器包括一第一Ｐ型半导体材料、一第一Ｎ型半导体材料、一第二Ｐ型半导体材料及一第二Ｎ型半导体材料。第一Ｐ型半导体材料、第一Ｎ型半导体材料、第二Ｐ...

本发明提供一种在半导体基底上形成的半导体装置与其制造方法，该半导体基底具有第一表面与第二表面，包含多个元件在第一表面上，多个贯穿硅导通孔（ＴＳＶｓ）在半导体基底内，由第一表面延伸至第二表面，保护层覆盖位于半导体基底的第一表面上的所述多个...

本发明涉及一种鳍式场效晶体管。该鳍式场效晶体管包含：基板、鳍式结构、栅极结构、外延层以及通道。基板包含晶状半导体物质，并包含具有第一晶面方向的顶层表面。鳍式结构包含晶状半导体物质，覆盖于基板上。栅极结构覆盖于该鳍式结构的一部份。外延层覆...

本发明提供一种可编程电流镜，包括一第一参考晶体管、一第一镜像晶体管、一第二镜像晶体管以及一第一电流旁路。第一参考晶体管的源极与栅极耦接至一参考电流节点。第一与第二镜像晶体管通过一第一节点串联连接，其中第一与第二镜像晶体管的栅极相互连接并...

一种集成电路装置及其形成方法。该集成电路装置包含：一第一铜层；一第二铜层设置于该第一铜层之上；以及，一相接界面介于该第一铜层及该第二铜层之间。该相接界面包含一平坦区域界面区及一交互成长界面区，其中该平坦区域界面区小于或等于该相接界面的５...

本发明提供一种静态随机存取存储器与半导体装置的制造方法，该静态随机存取存储器的制造方法包括提供一基板；于基板上，形成一第一虚拟图案；沿着第一虚拟图案的至少一侧壁，形成一第一间隙壁；移除第一虚拟图案；以及借由移除未被第一间隙壁覆盖的部分上...

存储器包括连接至数据线的存储单元。读出放大器连接至数据线。电源节点具有第一电压。第一电压被提供至读出放大器。电荷泵电路连接至读出放大器。电荷泵电路被设置成在进行读取操作时向读出放大器提供第二电压。还公开了一种使用独立读出放大器电压的存储...

一种用于启动带隙基准电路的启动电路。还公开了一种带隙基准电路，其包括正电源节点和包括连接至正电源节点的源极的ＰＭＯＳ晶体管。启动电路被设置成在带隙基准电路启动阶段期间被开启以及在该启动阶段之后被关闭。该启动电路包括开关，该开关被设置成在...

本发明提供了一种用于制造集成电路的方法。该方法包括：处理衬底的第一表面以制造集成电路，以及研磨衬底的第二表面以去除材料直到衬底基本接近于所期望的厚度。该方法还包括在衬底的第二表面上方进行湿刻蚀工艺，并且在衬底的第二表面上方进行化学机械抛...

本发明揭示一种集成电路元件的形成方法，该方法包括进行一栅极置换工艺以形成栅极结构，其中该栅极置换工艺包含回火工艺；在回火工艺后移除部分介电材料层以形成接触开口以露出部分基板；经由该接触开口，形成金属硅化物结构于露出的部分基板上；以及填入...

本发明揭示不同的半导体装置的制造方法。一种半导体装置的制造方法，包括提供一半导体基底及在其上形成一栅极结构。栅极结构包括一第一间隙壁及与其隔开的一第二间隙壁。栅极结构也包括位于第一及第二间隙壁之间的一牺牲栅极。此方法也包括自栅极结构局部...

实施例是一种电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一开关、以及第二开关。第一晶体管、第二晶体管、第三晶体管、以及第四晶体管均为相同的导电类型。第一晶体管、第二晶体管、第三晶体管、以及第四晶体管的源极电连接到一起。...

半导体芯片包括一行单元，其中，每个单元包括ＶＤＤ线和ＶＳＳ线。单元的所有ＶＤＤ线连接为单条ＶＤＤ线，单元的所有ＶＳＳ线连接为单条ＶＳＳ线。该行单元中没有具有偶数条Ｇ０路径的双图案化完整迹线，或者该行单元中没有具有奇数条Ｇ０路径的双图案化...

一种存储器元件，含多端口ＳＲＡＭ单元；第一位线、第一互补位线、第二位线、第二互补位线导体，耦接ＳＲＡＭ单元端口；第一及第二字线导体，耦接ＳＲＡＭ单元端口；Ｖｄｄ电源导体及四个Ｖｓｓ电源导体，耦接ＳＲＡＭ单元，位线导体及电源导体平行设置于...

本发明是有关于一种集成电路（ＩＣ）方法，此方法包含提供一ＩＣ设计布局；模拟上述ＩＣ设计布局的热效应；根据上述的热效应的模拟来模拟上述ＩＣ设计布局的电气性能；以及根据上述电气性能的模拟，进行上述ＩＣ设计布局的热虚拟置入。本发明通过将虚拟热...

本发明提供一种静态随机存取存储器电路与双端口静态随机存取存储单元阵列，该静态随机存取存储器电路包括至少一静态随机存取存储单元阵列，而静态随机存取存储单元阵列包括多列和多行，并且列和行的交点均具有一静态随机存取存储单元。其中每一个上述静态...