本发明提供一种半导体元件及其制作方法，其中该半导体元件包括一晶体管，晶体管包括一基底、设置于基底中的第一和第二阱，其中第一和第二阱掺杂不同型态的掺杂物。晶体管包括至少部分设置于第一阱上方的第一栅极、设置于第二阱上方的第二栅极、及分别设置...

本发明提供一种装置和半导体元件的制作方法，该装置包括一半导体元件，半导体元件包括一基底。半导体元件也包括一具有第一材料和位于基底上方的第一栅极介电层，第一栅极介电层具有小于第一临界厚度的第一厚度，其中第一临界厚度是部分第一栅极介电层的第...

本发明提供一种需求预测系统及方法。一计划模块正规化历史预测数据，且依据历史预测数据与灰色预测模型产生一预测错误区间。调整模块依据预测错误区间与／或预测错误区间与一基准值间的距离调整一目标计划区间的目标预测值。本发明所述需求预测系统及方法...

本发明涉及一种制造管理系统及方法，所述半导体制造管理系统，包括一个处理单元接收含有将于一个晶圆批次执行新工程作业的工程变更请求，产生含有工程变更请求的工程变更请求提醒，透过通讯装置传递工程变更请求提醒至一客户端处理人员，接收相应于工程变...

本发明是提供一种半导体生产自动化的方法及系统。所述半导体生产自动化的方法包括储存一制程配方代码表、储存一排程序列、记录一已执行完毕的序列、以及当该排程序列与该已执行完毕的序列不相符合时发出一警告信息。

本发明涉及一种作业流程控制方法及作业流程系统，具体涉及作业流程对象再授权方法及系统。该系统包含系统代理端，用以决定是否已发生组织变更事件，而影响已接收的一作业流程对象，例如需要被签署的文件。如果一特定作业流程对象被影响，该系统代理端转发...

本发明提供一种用于生产规划的方法与系统。一制造执行系统，其提供对应于一生产线及一预设时间范围的生产信息，监视该在制品的生产处理，并提供该在制品生产状态信息。一处理器，其依据该生产信息，决定在该预设时间范围内，该生产线中在制品的移动进度目...

本实用新型公开一种晶圆盒的顶撑构造，其是在一盖体内部的上表面的二结合座上分别安装一顶撑件，以分别抵接一座体的一定位框架的二不同顶面。所述顶撑件包含一结合部、二支撑臂、二弯折部、二弹性臂、一抵接部及一限位板。所述结合部用以结合于所述盖体的...

本发明揭示一种评量客户交付服务的方法与系统。该评量客户交付服务的方法包括：产生一计划客户交付日期；根据该计划客户交付日期决定至少一计划输出产量；决定一实际输出产量以及根据所述至少一计划输出产量与所述至少一实际输出产量决定该计划客户交付日...

一种电子组件（１００），该电子组件（１００）包括一第一双层堆叠（１０２）、一第二双层堆叠（１０４）和一可在至少两个具有不同电特性的状态之间转换的可转换结构（１１４），第一双层堆叠（１０２）包括一第一氧化硅层（１０６）和一第一氮化硅层（１...

提供了用于检测集成电路中的轻错误的系统和方法。电路包括具有第一信号输入端和第二信号输入端的组合逻辑块以及连接至组合逻辑块的输出端的锁存器。当由第一信号输入端提供的第一信号或由第二信号输入端提供的第二信号中的仅一个为逻辑高值时，组合逻辑块...

本发明提供一种集成电路结构及其形成方法，该结构包括半导体基板包括在第一元件区的第一部分，以及在第二元件区的第二部分。第一半导体鳍板在半导体基板上，且具有第一鳍板高度。第二半导体鳍板在半导体基板上，且具有第二鳍板高度。第一鳍板高度大于第二...

本发明提供一种半导体组装结构与其形成方法。方法包括清洁一包含铜的连接结构，且此连接结构形成于一基材之上；施加一冷锡到连接结构；施加一热锡到连接结构；以及旋转润洗（ｓｐｉｎ　ｒｉｓｉｎｇ）与干燥（ｄｒｙｉｎｇ）连接结构。本发明可以减少位于...

本发明揭示一种集成电路元件的制造方法。该方法是一微影图案化方法。该微影图案化方法可包含：提供基材；形成保护层于基材上；形成导电层于保护层上；形成光阻层于导电层上；以及曝光并显影光阻层。本发明的图案化微影方法形成保护层与导电层于光阻层与基...

本发明一实施例提供一种集成电路的制作方法，包括以一先栅极工艺在一基板上形成Ｎ型金属氧化物半导体晶体管的金属栅极电极；以及以一后栅极工艺于基板上形成Ｐ型金属氧化物半导体晶体管的栅极电极。使用本发明来制作Ｎ型金属氧化物半导体晶体管与Ｐ型金属...

本发明一实施例提供一种集成电路元件，包括一半导体基板，具有一正面与一背面，且一集成电路组件形成于正面上；一层间介电层，形成于半导体基板的正面上；一接触插塞，形成于层间介电层中并电性连接集成电路组件；以及一导孔结构，形成于层间介电层中并延...

本发明公开了一种具有肖特基势垒二极管的集成电路结构，包括形成于ｎ型阱区上的金属硅化物层，形成于ｎ型阱区上并包围所述金属硅化物层的ｐ型保护环。所述金属硅化物层的外层部分延伸到与所述保护环的内缘部分重叠，一肖特基势垒形成于所述金属硅化物层的...

一种集成电路，包括：第一连接线；第二连接线；多个调谐电阻器，每个调谐电阻器都具有序号，并且连接在第一连接线和第二连接线之间；多个开关，每个都与多个调谐电阻器中的一个串联连接。多个调谐电阻器的序号连续。多个调谐电阻器的电阻值是其各自序号的...

本发明提供一种集成电路结构，包括：一半导体基板；一钝化层，位于该半导体基板上；一高分子层，位于该钝化层上；一内连线线路，形成于该钝化层与该高分子层之间；以及一保护层，形成于该内连线线路与该高分子层之间；其中该保护层为含铜材料层，且包括Ｉ...

本发明提供一种集成电路及其形成方法，该方法包含：在一晶体管的一栅极的上方，形成一第一介电层。在上述第一介电层的上方，形成一蚀刻停止层。形成一开口，其穿透上述第一介电层与上述蚀刻停止层，而暴露出上述晶体管的一源／漏极区。在上述开口内形成一...