电子组件及电子组件的制作方法技术

一种电子组件（１００），该电子组件（１００）包括一第一双层堆叠（１０２）、一第二双层堆叠（１０４）和一可在至少两个具有不同电特性的状态之间转换的可转换结构（１１４），第一双层堆叠（１０２）包括一第一氧化硅层（１０６）和一第一氮化硅层（１０８），第二双层堆叠（１０４）包括一第二氧化硅层（１１０）和一第二氮化硅层（１１２），其中该可转换结构（１１４）设置在该第一双层堆叠（１０２）和该第二双层堆叠（１０４）之间。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种电子组件。此外，本专利技术涉及一种电子组件的制作方法。
技术介绍
在非易失性存储器的领域，快闪存储器微缩至较小尺寸已变成现实。面对此挑战 的技术包括铁电存储器、磁存储器和相变化存储器，其中后者有望取代快闪存储器，且其显 示出了能允许取代其它类型的存储器(例如动态随机存取存储器DRAM)的特性。相变化存 储器是一电子领域重要阶段的通用存储器的可能的解决方案。按时可编程(OTP)和多次可 编程(MTP)存储器打开了一领域，为相变化存储器提供了相当大的机会。相变化存储器基于使用例如硫族材料的可逆存储转换。这些材料可进行快速相变 化的的能力已导致可重写光介质(CD、DVD)的发展。硫族相变化材料可分为两种类别，其依 据结晶机制而成分稍有不同。例如Ge2Sb2Te5的“成核支配”的材料GeTe-Sb2Te3系线(tie line) 一般使用于双向通用存储器(ovonic unified memory, 0UM)装置。在此概念中，相 变化材料可接触下阻抗电极，以可逆转换至较小体积的相变化材料。光储存应用(CD-RW/ DVD+RW)所熟知的“快速生长材料”可在适当的相稳定性下，实现快速转换(例如10ns)。因此，相变化材料可用来储存信息。这些材料的操作原理是相的变化。结晶相中 的材料结构和特性不同于非晶相中的特性。US 2003/0075778 Al揭示了一种可编程阻抗存储元件。通过导电材料和存储材料 的小接触面积，存储材料的有源(active)体积制作的相当小。形成一导电材料区和一存储 材料的交错侧壁层，以产生接触的区域。导电材料的区域较佳是导电材料的侧壁层。相变化存储单元的耐久度可表示为单元能在低阻抗数值(设定(SET)状态)和高 阻抗数值(重设(RESET)状态)之间转换的循环次数。然而，传统相变化存储单元的耐久 度太小。
技术实现思路
本专利技术的一目的是提供一具有可转换结构的电子组件，其具有够高的耐久度。为了实现上述定义的目的，提供了根据本专利技术独立权利要求的电子组件及电子组 件的制作方法。本专利技术一示范实施例提供一电子组件(例如相变化随机存取存储单元)，该电子 组件包括一第一双层堆叠、一第二双层堆叠和可转换结构，该第一双层堆叠包括(或由以 下组成)一第一氧化硅层和一第一氮化硅层(彼此之间可直接接触)，该第二双层堆叠包括 (或由以下组成)一第二氧化硅层和一第二氮化硅层(彼此之间可直接接触)，且该可转换 结构(例如一相变化材料层)可在至少两个具有不同电特性的状态之间转换，其中该可转 换结构(特别是垂直地，亦即位于基底上的层形成的层顺序中)至少部分设置在(或位于， 或夹设在)该第一双层堆叠和该第二双层堆叠之间(特别是直接位于两者之间)。根据本专利技术另一示范实施例提供一形成电子组件的方法，该方法包括形成包括第一氧化硅层和第一氮化硅层的第一双层堆叠，形成包括第二氧化硅层和第二氮化硅层的第 二双层堆叠，以及设置一可转换结构于第一双层堆叠和第二双层堆叠之间，该可转换结构 可在至少两个具有不同电特性的状态之间转换。“电子组件”这个名词可特别代表任何可进行电、磁性及/或电子功能的组件、构 件或装置。亦即，在一般使用下，电、磁和/或电磁信号可应用于电子设备，或由电子设备产 生。“可转换结构”这个名词可特别代表任何具有可转换特性的物理结构，其范例是一 相变化结构或具有热依赖特性的结构。相变化材料可以不仅具有两个相，也可以具有超过 两个相，例如结晶、非晶、亚非晶、亚结晶、具有不同晶格或方向的结晶等。“相变化结构”这个名词可特别表示任何在加热的影响下，具有可改变任何物理参 数或材料特性的特征的物理结构，上述加热是由流经相变化结构或电热耦加热元件的电流 由欧姆损失(焦耳热或电阻耗散)和/或电磁辐射的吸收所产生。特别是指例如硫族化合 物材料在非晶化结构和结晶化结构间的转换，其可伴随着显著的电阻改变。然而，此名词包 括例如从固态至液态与物理特性改变相关的任何其它的相变化。“存储单元”这个名词特别代表一允许以电的方式储存信息的物理结构(例如层顺 序，如整体的整合于一基底(例如硅基底))。储存于存储单元的信息量可以是一位(特别 是当相变化材料在代表逻辑数值“1”或“0”的两个相间转换)，或可超过一位(特别是当相 变化材料在至少三个相间转换)。存储单元可形成在一基底上或一基底中，其中基底可以为 任何适合的材料，例如半导体、玻璃或塑胶等。“基底”这个名词可用来定义使层位于其上和/或其下，或部分与其有关系的一般 的元件。基底也可以是其它基础，以便任何层形成在其上，举例来说，如硅晶圆或硅晶片之 类的半导体晶圆。“双层堆叠”这个名词可特别代表一堆叠或层顺序，包括或仅包括彼此位于上下或 彼此侧向邻接设置的两层(即氧化硅层(SiO2)和氮化硅层(Si3N4))。根据本专利技术一示范实施例，一例如一层相变化材料的可转换结构例如在其底部被 一包括氧化硅和氮化硅的第一双层堆叠覆盖，并且例如在其顶部被一包括氧化硅和氮化硅 的第二双层堆叠覆盖，所以这种可转换结构可垂直地和/或水平地被所述双层堆叠包围， 特别是以直接接触氧化硅材料的方式包围。通过这种方法，亦即，通过设置所述围住至少部 分可转换结构的介电材料的两个双层堆叠，意外地得到以下实验结果相变化线单元的转 换循环次数可增加数百或更多倍。特别地，根据本专利技术一示范实施例，所提供的相变化存储装置被设置成包含有一 个层堆叠，该层堆叠包括第一双层堆叠、第二双层堆叠和位于第一双层堆叠和第二双层堆 叠之间的相变化材料层，其中该第一双层堆叠包括一第一氮化硅层和一第一氧化硅层，该 第二双层堆叠包括一第二氮化硅层和一第二氧化硅层。因此，相变化材料层至少部分接触 第一氧化硅层和第二氧化硅层。特别地，当每个氮化硅层的厚度为50nm的数量级时，可观 察到耐久度增加。另外可能的是，本专利技术还设置一数量的双层堆叠，每个更包括一氮化硅层 和一氧化硅层，使一个或更多的双层堆叠围绕第一和第二双层堆叠而设置，以构成一交替 出现氧化硅层和氮化硅层的三明治(sandwich)结构。由于双层堆叠可由非导电性的介电材料制作，能够在编程或读取此电子组件时，5阻止电流穿过双层堆叠。对于一线单元和一 OUM单元，氮化硅/氧化硅双层部分实质上完 全地或整体地包围一相变化材料。后续将会描述一示范实施例的电子组件。然而，这些实施例也适用于电子组件的 制造方法。可转换结构可至少部分接触第一氧化硅层和/或第二氧化硅层。换句话说，氧化 硅材料和可转换结构之间可直接接触，从而提升耐久度。特别地，可转换层的一底部表面可 直接接触第一氧化硅层，且可转换层的一顶部表面可直接接触第二氧化硅层。因此，可转换 结构可部分或实质上完全被氧化硅材料围住(特别地，仅电极接触除外)，其结果是对于耐 久度特性有适当的影响，特别是在和外部的氮化硅结构结合的情况下。电子组件还可包括至少一双层堆叠，每个双层堆叠更包括一氧化硅层和一氮化硅 层。由第一双层堆叠和第二双层堆叠组成的群组的至少一个可设置在可转换结构和至少一 另一双层堆叠的至少一个之间。因此，本专利技术可设置包含三个或更多个双层堆叠的层顺序， 其可沿垂直和/或水平方向包围相变化材料。此构造可更进一步增加耐久度。由第一氧化硅层、第一氮化硅层本文档来自技高网...

【技术保护点】
一种电子组件（１００），该电子组件（１００）包括：一第一双层堆叠（１０２），包括一第一氧化硅层（１０６）和一第一氮化硅层（１０８）；一第二双层堆叠（１０４），包括一第二氧化硅层（１１０）和一第二氮化硅层（１１２）；一可转换结构（１１４），可在至少两个具有不同电特性的状态之间转换；其中该可转换结构（１１４）至少部分设置在该第一双层堆叠（１０２）和该第二双层堆叠（１０４）之间。

【技术特征摘要】
【国外来华专利技术】EP 2007-9-7 07115899.2一种电子组件(100)，该电子组件(100)包括一第一双层堆叠(102)，包括一第一氧化硅层(106)和一第一氮化硅层(108)；一第二双层堆叠(104)，包括一第二氧化硅层(110)和一第二氮化硅层(112)；一可转换结构(114)，可在至少两个具有不同电特性的状态之间转换；其中该可转换结构(114)至少部分设置在该第一双层堆叠(102)和该第二双层堆叠(104)之间。2.如权利要求1所述的电子组件(100)，其中该可转换结构(114)至少部分接触该第 一氧化硅层(106)。3.如权利要求1或2所述的电子组件(100)，其中该可转换结构(114)至少部分接触 该第二氧化硅层(110)。4.如权利要求1所述的电子组件(1000)，包括至少一另一双层堆叠(1002)，每个另一 双层堆叠包括一另一氧化硅层(1006)和一另一氮化硅层(1008)，其中由该第一双层堆叠 (102)和该第二双层堆叠(104)组成的群组中的至少一个设置在该可转换结构(114)和至 少该另一双层堆叠(1002)之间。5.如权利要求1所述的电子组件(100)，其中由该第一氧化硅层(106)、该第一氮化硅 层(108)、该第二氧化硅层(110)和该第二氮化硅层(112)组成的群组中的至少一个由等离 子辅助化学气相沉积法制作。6.如权利要求1所述的电子组件(100)，其中由该第一氮化硅层(108)和该第二氮化 硅层(112)组成的群组中的至少一个具有介于IOnm和200nm之间的厚度，特别具有介于 20nm和IOOnm之间的厚度。7.如权利要求1所述的电子组件(100)，其中由该第一氧化硅层(106)和该第二氧 化硅层(Iio)组成的群组中的至少一个具有介于5nm和IOOnm之间的厚度，特别具有介于 IOnm和50nm之间的厚度。8.如权利要求1所述的电子组件(1100)，其中该第一氧化硅层(106)和该第二氧化硅 层(106)整体形成一共用...

【专利技术属性】
技术研发人员：菲利索杰德玛，麦克查德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]