在实施例中，形成半导体器件的方法包括：在目标层上方形成光刻胶；实施等离子体增强沉积工艺，等离子体增强沉积工艺蚀刻光刻胶的侧壁，同时在光刻胶的侧壁上沉积间隔件层；图案化间隔件层以在光刻胶的侧壁上形成间隔件；以及使用间隔件和光刻胶作为组合蚀...

提供了半导体结构及其形成方法。根据一个实施例，半导体结构包括：第一纳米结构；第一栅极结构，包裹第一纳米结构中的每个并且设置在隔离结构上方；以及背侧栅极接触件，设置在第一纳米结构下方并且与隔离结构相邻。第一栅极结构的底面与背侧栅极接触件直...

提供半导体器件结构。该半导体器件结构包括形成在衬底上方的鳍结构和形成在鳍结构上方的栅极结构。该栅极结构包括第一层和在第一层上方的填充层。该栅极结构包括形成在栅极结构的填充层上方的保护层，并且保护层通过填充层与第一层分离。本申请的实施例还...

本申请公开了用于自对准接触的混合膜方案。一种形成半导体器件的方法包括：形成突出得高于衬底的鳍；在鳍之上形成金属栅极，金属栅极被电介质层包围；蚀刻金属栅极以降低金属栅极的高度，其中，在进行蚀刻之后，在金属栅极之上且在金属栅极的栅极间隔件之...

一种封装结构及其形成方法，封装结构包括：一封装基板、一第一晶粒、一第二晶粒、一第一底部填充剂及一第二底部填充剂。该第一晶粒及一第二晶粒设置在该封装基板上。该第一底部填充剂位于该第一晶粒与该封装基板之间，且该第一底部填充剂包括自该第一晶粒...

一种包括折射结构的像素感测器及其形成方法，像素感测器可包括该像素感测器的一基板中的一主深沟槽隔离(DTI)结构及一或多个子DTI结构，以增大该像素感测器在较大入射角下的量子效率。该一或多个子DTI结构可定位于该主DTI结构的周边内且一光...

本发明公开用于在光学通信中进行光学耦合的设备及方法。在一个实施例中，公开一种用于光学耦合的设备。所述设备包括：平面层；散射元件的阵列，布置在所述平面层中第一组同心椭圆曲线与对于旋转近似90度的第二组同心椭圆曲线交叉而成的多个相交点处，以...

本公开涉及源极/漏极区域及其形成方法。一种方法包括：蚀刻第一凹部，该第一凹部与第一虚设栅极堆叠和第一鳍相邻；蚀刻第二凹部，该第二凹部与第二虚设栅极堆叠和第二鳍相邻；以及在第一凹部中外延生长第一外延区域。该方法还包括：在第一虚设栅极堆叠之...

一种半导体装置与制作半导体装置的方法，半导体装置包含第一漏极/源极结构、第二漏极/源极结构、第三漏极/源极结构、第一位元线、共同选择线、第二位元线与电荷储存层。第一漏极/源极结构往第一方向延伸。第二漏极/源极结构往第一方向延伸，并在垂直...

本发明实施例提供一种半导体器件及其形成方法。在实施例中，一种用于制造半导体器件的方法包括：在载体衬底上形成重布线结构；利用第一各向异性导电膜将多个芯体衬底实体连接及电连接到重布线结构，第一各向异性导电膜包含介电材料及多个导电颗粒；以及将...

揭示一种记忆体装置及其操作方法。记忆体装置包括至少一个参考单元及多个感测放大器。至少一个参考单元具有耦接到一接地的第一端子。感测放大器中的每一个具有第一端子及第二端子。第一端子耦接到多个第一数据接线中的一个，且第二端子耦接到至少一个参考...

本发明提供一种存储器装置和一种校正存储器装置中的错误的方法。存储器装置控制器包含存储阵列、连结断路器阵列、写入控制器、验证电路以及控制器。存储阵列包含多个存储单元。连结断路器阵列包含多个连结断路器行。写入控制器配置成将编程电压施加到存储...

本公开提供了一种晶片处理系统、气体喷射系统和控制气体的温度的方法。晶片处理系统包括晶片处理室，此晶片处理室限定了在其中处理晶片的处理区域。晶片处理系统包括气体喷射系统。气体喷射系统包括气体喷射器，此气体喷射器配置以将用于处理晶片的第一气...

一种排除环、化学气相沉积机台及将于其上放置排除环的方法，排除环用在处理腔室，例如化学气相沉积腔室中以处理半导体基材。排除环包括第一对准结构，在晶圆的处理期间，第一对准结构与晶圆将放置的平台上的第二对准结构相配合。第一队准结构包含导引面，...

一种半导体器件包括电路衬底、第一半导体管芯、热界面材料、封装盖。第一半导体管芯设置在电路衬底上且电连接到电路衬底。热界面材料在第一半导体管芯的相对于电路衬底而言的相对的侧处设置在第一半导体管芯上。封装盖在第一半导体管芯之上延伸且结合到电...

一种封装结构，包括衬底、加强环、偏心管芯、盖层及缓冲层。加强环设置在所述衬底上。所述加强环具有内周界以包围出容置区域。所述偏心管芯设置在所述容置区域内的所述衬底上。所述偏心管芯偏离所述容置区域的中心以靠近所述加强环的第一侧。所述盖层设置...

提供一种半导体封装及半导体封装的制造方法。半导体封装至少具有半导体裸芯片及重布线层，重布线层设置在半导体裸芯片的有效表面上且与半导体裸芯片电连接。重布线层具有排列在半导体裸芯片的隅角下方的位置处的无配线区。半导体裸芯片与重布线层之间设置...

提供一种包括有机中介层衬底、半导体管芯、导电凸块、底部填充胶及绝缘包封体的封装结构。有机中介层衬底包括堆叠的有机介电层及嵌置在堆叠的有机介电层中的导电配线。半导体管芯设置在有机中介层衬底的导电配线之上且电连接到有机中介层衬底的导电配线，...

一种管理重叠对准的方法及系统以及计算系统。本公开描述使用机器学习来管理半导体制造中的竖直对准或重叠的技术。通过所公开的技术来评估和管理扇出型晶片级封装工艺中的内连线特征的对准。大数据和机器学习用于训练使重叠误差源因子与重叠计量类别相关的...

在半导体基质材料层中的凹陷表面上形成半导体氧化物板。在半导体基质材料层中形成多个梳结构。所述多个梳结构包括通过第一半导体部分而间隔开的一对内梳结构。使用各向同性刻蚀工艺相对于所述多个梳结构选择性地移除在侧向上环绕第一半导体部分的第二半导...