本公开涉及一种半导体封装件和制造方法。公开了包括高热导率模制化合物的封装半导体器件及其形成方法。在一个实施例中，一种半导体器件包括：第一再分布结构；第一管芯，位于第一再分布结构之上并电耦合到第一再分布结构；第一贯穿过孔，位于第一再分布结...

本公开涉及包括背面电源轨的半导体器件及制造方法。公开了一种形成半导体器件的方法以及由该方法形成的半导体器件，该方法包括对衬底执行离子注入并蚀刻衬底。在一个实施例中，一种方法包括在衬底的第一侧形成晶体管；对衬底的与第一侧相反的第二侧执行离...

本发明的各种实施例涉及一种集成芯片。该集成芯片包括：互连结构，位于半导体衬底上方并包括导电线。钝化结构位于互连结构上方。上导电结构位于钝化结构上方并包括第一导电层、介电层和第二导电层。该第一导电层设置在介电层与钝化结构之间。该第二导电层...

本公开总体涉及晶体管栅极接触件及其形成方法。在一个实施例中，一种器件包括：源极/漏极区域，该源极/漏极区域与衬底的沟道区域邻接；接触蚀刻停止层，该接触蚀刻停止层位于源极/漏极区域上；第一源极/漏极接触件，该第一源极/漏极接触件延伸穿过接...

一种半导体装置及其制造方法，半导体装置包含第一通道层、第二通道层、栅极结构、源极/漏极磊晶结构及源极/漏极接触。第一通道层及配置在第一通道层上的第二通道层是以间隔分开的方式在基材上。栅极结构围绕第一通道层及第二通道层。源极/漏极磊晶结构...

一种集成电路结构及其形成方法，集成电路结构包含半导体基材、浅沟槽隔离区域和电容器。浅沟槽隔离区域嵌入在半导体基材中。电容器包含第一导电堆叠和第二导电堆叠。第一导电堆叠包含完全地设置在浅沟槽隔离区域内的第一虚设栅极条以及位在第一金属电容器...

本发明的实施例涉及操作具有多个操作系统的用户装置的方法及系统。在一些实施例中，所述方法包含：存取配置模块所设定的基于所述用户装置的使用位置的操作系统启动规则；通过监测模块检测所述用户装置的使用位置；基于所述操作系统启动规则，响应于所述监...

一种形成半导体封装的方法包括以下操作。提供第一集成电路结构，且第一集成电路结构包括第一衬底及位于第一衬底之上的硅层。执行等离子体处理以将硅层的顶部部分转变为位于第一集成电路结构的其余硅层上的第一结合层。提供第二集成电路结构，且第二集成电...

本公开实施例提供一种半导体晶片冷却方法和系统。冷却控制器从一个或多个传感器接收与晶片相关联的晶片信息。冷却控制器基于晶片信息确定晶片的图案掩模面积。冷却控制器基于图案掩模面积确定晶片的冷却时间。冷却控制器使冷却板冷却晶片的持续时间与冷却...

本申请公开了定向可调光学反射器。一种光学电路包括一个或多个输入波导、多个输出波导和反射器结构。反射器结构的至少一部分与一个或多个输入波导形成界面。反射器结构的该部分具有比一个或多个输入波导小的折射率。电子电路电耦合到光学电路。电子电路生...

一种半导体结构，包括互连级介电层，包含介电材料并覆盖于基板上，以及金属互连结构，嵌入至互连级介电层中并包括渐变金属合金层以及金属填充材料部分。渐变金属合金层包含第一金属材料与第二金属材料的渐变金属合金。第二金属材料的原子浓度随着渐变金属...

本公开涉及用于包括相邻FOUP的气流优化的系统、设备和方法。一种系统包括：前开式晶圆传送盒(FOUP)，被配置为保持一个或多个半导体晶圆；和加载平台，具有工作台和在所述工作台上方延伸的接收部分。所述FOUP位于所述工作台上。风扇过滤器单...

本公开提出一种半导体装置结构。半导体装置结构包含多个半导体层及与半导体层接触的第一源极/漏极外延部件。第一源极/漏极外延部件包含底部，底部具有实质上直的侧壁。半导体装置结构还包含间隔物，间隔物具有栅极间隔物部分及一或多个源极/漏极间隔物...

本发明实施例提供一种半导体装置。通过填充混合式鳍状物与半导体鳍状物结构之间的沟槽来形成侧壁间隔物的方法，侧壁间隔物包括被栅极侧壁间隔物部分连接的二个鳍状物侧壁间隔物部分。鳍状物侧壁间隔物部分具有实质上均匀的轮廓以对垂直堆叠的通道层提供均...

本公开提出一种半导体装置。半导体装置包括介电鳍状物，在第一半导体通道与第二半导体通道之间。半导体装置包括第一栅极结构。第一栅极结构包括第一部分与第二部分，其通过介电鳍状物而彼此分离。半导体装置包括第一栅极间隔物，其沿着第一栅极结构的第一...

本公开提出一种半导体装置。半导体装置包括第一薄膜晶体管与第二薄膜晶体管、位元线、第一电容器结构及第二电容器结构。第一薄膜晶体管与第二薄膜晶体管，包括半导体金属氧化物板位于基板上，以及一组多个电极结构位于半导体金属氧化物板上并沿着第一水平...

本公开提出一种半导体封装体。本公开实施例提供具有垂直内连线特征的集成电路裸片，可实现垂直堆叠的集成电路裸片之间的直接连接。垂直内连线特征可形成在密封环中，这允许比中介层或重分布层更高的布线密度。垂直堆叠的集成电路裸片之间的直接连接减少了...

本公开实施例提供具有边缘内连线特征的集成电路裸片。边缘内连线特征可为延伸通过的密封环的导线，且显露于集成电路裸片的边缘表面上。边缘内连线特征是配置以连接其他集成电路裸片，而不需通过中介层。半导体装置可包括两个以上具有边缘内连线特征的集成...

本发明实施例提出一种半导体装置。半导体装置包括鳍状结构，其沿着第一方向纵向延伸。鳍状结构包括半导体层堆叠物，半导体层堆叠物的多个半导体层沿着正交于第一方向的第二方向逐一堆叠。装置亦包括第一掺杂物形式的第一源极/漏极部件，在鳍状结构上并与...

本揭示文件提供一种半导体排列及其形成方法。半导体排列包含：包含数个位元格的一记忆体阵列，及用于存取该些位元格的一周边逻辑区块。该周边逻辑区块包含：具有一第一宽度的一第一纳米结构，该第一纳米结构用于提供电力至该周边逻辑区块的一第一逻辑单元...