本申请实施例提供了一种横向

本申请涉及一种芯片验证方法

本申请涉及一种半导体器件结构及其制备方法

本申请实施例提供一种超级结器件的制造方法及超级结器件，其中，方法包括：在基底之上形成外延层；在外延层之上形成电极层；通过化学气相外延的方式在电极层和外延层的两侧边区域内形成导电柱，所述导电柱与外延层的导电类型互为反向，化学气相外延过程中...

本申请实施例提供了一种横向

本申请涉及一种射频半导体器件及其制作方法，射频半导体器件的制作方法，包括：提供外延体，并向外延体的一侧分区进行掺杂形成掺杂部，以得到具有本体部

本申请实施例提供了一种半导体结构及其制备方法，涉及半导体技术领域。该半导体结构包括：由下及上堆叠的支撑衬底和顶层基体；其中所述顶层基体中包含多个相互独立，且间隔设置的埋氧层单元；各所述埋氧层单元的厚度均小于所述顶层基体的厚度；所述顶层基...

本申请实施例提供一种超结功率器件及其制造方法，其中，超结功率器件包括：元胞区和终端结构；所述终端结构包括：基底；在基底之上的外延层；外延层内设有至少两个并列排布的第一导电柱、第一场限环及体内场板；第一场限环与第一导电柱一一对应且设置于第...

本发明提供了一种场效应管及场效应管的制作方法。该场效应管包括：半导体基底，包括间隔设置的第一类型阱和第二类型阱，且半导体基底具有第一表面，第一类型阱和第二类型阱分别自第一表面延伸至半导体基底中，第一类型阱和第二类型阱的掺杂类型不同；栅极...

本申请提供了一种控制功率放大装置的方法，该功率放大装置包括第一放大路径和第二放大路径，第一放大路径包括载波放大器并且被配置成基于输入信号获得第一放大信号，第二放大路径包括峰值放大器并且被配置成基于输入信号获得第二放大信号，其中该方法包括...

本申请的实施例提供了一种控制功率放大装置的方法，功率放大装置包括:第一放大路径，所述第一放大路径包括第一晶体管和第二晶体管，所述第一晶体管的输出端电连接至所述第二晶体管的控制端；和第二放大路径，所述第二放大路径包括第三晶体管和第四晶体管...

本申请实施例提供了一种集成电路的制备方法及集成电路。制备方法包括如下步骤：形成器件层，所述器件层包括器件层本体和退火阻挡层，所述退火阻挡层位于所述器件层本体内的上部；其中，所述器件层的退火阻挡层用于阻挡集成电路的后续制备过程中的光照对所...

本申请实施例提供了一种半导体器件、集成芯片、电子设备、存算调度方法和多层神经网络训练方法，涉及半导体技术领域。该半导体器件包括：逻辑器件层，所述逻辑器件层包括多个计算单元；在所述逻辑器件层上的孤岛隔离层；在所述孤岛隔离层上形成的存储器件...

本申请实施例提供了一种光学传感器及其制备方法，涉及半导体技术领域。该光学传感器包括：在底部衬底层表面自下而上依次设置的至少包含图像处理器件与第一电连接结构的第一器件层、至少包含像素处理器件与第二电连接结构的第二器件层，以及至少包含光电转...

本申请实施例提供了一种三维集成电路的制备方法及三维集成电路。制备方法包括形成孤岛隔离层和上方器件层的方法；形成孤岛隔离层和上方器件层的方法具体包括：采用晶圆键合方法在下层的器件层之上形成孤岛隔离层、以及位于所述孤岛隔离层之上自下而上循环...

本申请实施例提供了一种三维集成电路的制备方法及三维集成电路。制备方法，包括如下步骤：步骤S1：形成底部器件层；底部绝缘层中具有电连接结构；步骤S2：采用晶圆键合方法形成孤岛隔离层和上方第一器件层的第一半导体层，孤岛隔离层位于底部绝缘层之...

本申请实施例提供了一种三维集成电路，包括：底部器件层，所述底部器件层具有底部器件层的有源器件、和与之连接的底部器件层的电连接结构；形成在底部器件层上方的上方第一器件层，所述上方第一器件层具有上方第一器件层的有源器件、和与之连接的上方第一...

本申请实施例提供了一种LDMOS器件及其制备方法。LDMOS器件包括：第二掺杂类型的基底；形成在所述基底之上的第一掺杂类型的漂移区；形成在所述漂移区的沟槽；形成在所述沟槽的底部和侧壁的金属氧化物薄膜；沿所述沟槽的底部和侧壁向漂移区扩散的...

本申请实施例提供了一种集成电路的制备方法及三维集成电路。制备方法包括如下步骤：形成底部器件层；在底部器件层之上形成第一孤岛隔离层；在第一个孤岛隔离层之上形成上方第一器件层；其中，第一孤岛隔离层用于隔离第一孤岛隔离层向底部器件层的漏电以及...

本申请实施例提供了一种闪存半导体结构、集成芯片、电子设备和制备方法，涉及半导体技术领域。该闪存半导体结构包括：在底部衬底层表面自下及上依次设置的包含多个闪存单元的闪存器件层、多个沿垂直方法叠放的功能器件层；其中，功能器件层中至少包含逻辑...