芯片验证方法技术

本申请涉及一种芯片验证方法

【技术实现步骤摘要】
芯片验证方法、系统、实时微处理器、介质和程序产品


[0001]本申请涉及芯片验证
，特别是涉及一种芯片验证方法
、
系统
、
实时微处理器
、
介质和程序产品
。

技术介绍

[0002]近年来，随着芯片集成度的不断提高，芯片的功能复杂度也大大增加，芯片的设计过程更加容易引入错误，验证工作变得更加艰巨
。
在集成电路设计中，验证工作占到了整个设计周期的一半以上
。
随着芯片的集成度不断地提高，芯片
(
待测设计
)
内部可能集成了大量的芯片子模块
。
对于时序要求很高的模块进行验证，需要在每一个时钟周期都对待测设计的每个模块输出进行正确性验证
。
[0003]传统技术中，验证待测设计需要搭建验证平台，传统的验证平台需要包含有如下的一些基本元素：激励
(
激励的产生需要实现代理
agent
来产生激励
)、
参考模型以及计分板，其中激励产生所有可能的测试场景，待测设计实现相关功能的设计
rtl(
一种硬件表述语言
)
，参考模型用于预测设计功能；计分板用于比较参考模型的预测输出和待测设计的输出是否一致，如一致，功能正常，否则，参考模型或者待测设计必定有一个是有问题的，需要确认问题源头；输入是指激励通过待测设计的端口进入待测设计；输出是指待测设计从输出端口输出
。
[0004]然而，传统的验证平台每进行一个项目需要重新进行验证环境的编写，效率极低
。

技术实现思路

[0005]基于此，有必要针对上述技术问题，提供一种能够提高验证效率的芯片验证方法
、
系统
、
实时微处理器
、
介质和程序产品
。
[0006]第一方面，本申请提供一种芯片验证方法，所述方法包括：
[0007]通过脚本读取待测设计各子模块输出接口信号；
[0008]通过脚本根据所述待测设计各子模块输出接口信号生成参考模型的输出接口，所述参考模型的输出接口与所述待测设计的输出接口一一对应；
[0009]通过脚本在计分板中将所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号进行比对，得到验证结果
。
[0010]在其中一个实施例中，所述通过脚本根据所述待测设计各子模块输出接口信号生成参考模型输出接口，包括：
[0011]通过脚本根据所述待测设计各子模块输出接口信号生成待测设计输出接口；
[0012]通过脚本基于所述待测设计输出接口生成参考模型的信号声明；
[0013]通过脚本根据所述待测设计的输出接口生成参考模型的输出接口，并将所述参考模型的声明的信号赋值至所述参考模型的输出接口，所述参考模型的声明的信号赋值与所述参考模型的输出接口一一对应
。
[0014]在其中一个实施例中，所述通过脚本在计分板中将所述待测设计各子模块输出接
口信号和所述参考模型的输出接口输出的信号进行比对，得到验证结果，包括：
[0015]通过脚本在计分板中生成接口实时比对函数；
[0016]基于所述接口实时比对函数将所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号进行比对，得到验证结果
。
[0017]在其中一个实施例中，所述通过脚本在计分板中生成接口实时比对函数，包括：
[0018]通过脚本在计分板中确定实时比对的时钟；
[0019]通过脚本从所述时钟中确定比对的时机；
[0020]通过脚本基于所述时钟
、
比对的时机
、
所述待测设计的输出接口以及所述参考模型的输出接口生成实时比对函数
。
[0021]在其中一个实施例中，所述通过脚本在计分板中生成接口实时比对函数，包括：
[0022]通过脚本生成包括报错机制的实时比对函数；
[0023]所述通过脚本在计分板中将所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号进行比对，得到验证结果，包括：
[0024]通过脚本在计分板中将所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号进行比对；
[0025]当所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号不一致时，通过所述实时比对函数的报错机制输出报错信息
。
[0026]在其中一个实施例中，所述通过脚本在计分板中生成接口实时比对函数，包括：
[0027]通过脚本生成包括报错计数机制的实时比对函数；
[0028]所述通过脚本在计分板中将所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号进行比对，得到验证结果，包括：
[0029]通过脚本在计分板中将所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号进行比对；
[0030]当所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号不一致时，通过所述实时比对函数的报错计数机制统计报错次数；
[0031]当通过所述报错计数机制统计的报错次数大于阈值时，控制验证停止
。
[0032]第二方面，本申请还提供一种芯片验证系统，所述系统包括：
[0033]激励模块，用于产生对应的测试场景的激励信号；
[0034]待测设计，输入端与所述激励模块的输出端相连接，输出端与脚本模块的输入端相连接；
[0035]参考模型，输入端与所述激励模块的输出端相连接，输出端与模型输出接口模块的第一输入端相连接；
[0036]模型输出接口，第二输入端与脚本模块的第一输出端相连接，输出端与计分板的第一输入端相连接；
[0037]待测设计输出接口，输入端与所述脚本模块的第二输出端相连接，输出端与所述计分板的第二输入端相连接；
[0038]脚本模块，第三输出端与所述计分板的第二输入端相连接；
[0039]计分板，用于基于脚本模块的控制将所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号进行比对，得到验证结果；
[0040]所述脚本模块用于实现上述的芯片验证方法
。
[0041]第三方面，本申请还提供一种实时微控制器，包括存储器所述存储器存储有计算机程序，所述实时微控制器执行所述计算机程序时实现上述的任意一个实施例中的方法的步骤
。
[0042]第四方面，本申请还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被微控制器执行时实现上述的任意一个实施例中的方法的步骤
。
[0043]第五方面，本申请还提供一种计算机程序产品，包括计算机程序，该计算机程序被微控制器执行时实现上述的任意一个实施例中的方法的步骤
。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种芯片验证方法，其特征在于，所述方法包括：通过脚本读取待测设计各子模块输出接口信号；通过脚本根据所述待测设计各子模块输出接口信号生成参考模型的输出接口，所述参考模型的输出接口与所述待测设计的输出接口一一对应；通过脚本在计分板中将所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号进行比对，得到验证结果
。2.
根据权利要求1所述的方法，其特征在于，所述通过脚本根据所述待测设计各子模块输出接口信号生成参考模型输出接口，包括：通过脚本根据所述待测设计各子模块输出接口信号生成待测设计输出接口；通过脚本基于所述待测设计输出接口生成参考模型的信号声明；通过脚本根据所述待测设计的输出接口生成参考模型的输出接口，并将所述参考模型的声明的信号赋值至所述参考模型的输出接口，所述所述参考模型的声明的信号赋值与所述参考模型的输出接口一一对应
。3.
根据权利要求1所述的方法，其特征在于，所述通过脚本在计分板中将所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号进行比对，得到验证结果，包括：通过脚本在计分板中生成接口实时比对函数；基于所述接口实时比对函数将所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号进行比对，得到验证结果
。4.
根据权利要求3所述的方法，其特征在于，所述通过脚本在计分板中生成接口实时比对函数，包括：通过脚本在计分板中确定实时比对的时钟；通过脚本从所述时钟中确定比对的时机；通过脚本基于所述时钟
、
比对的时机
、
所述待测设计的输出接口以及所述参考模型的输出接口生成实时比对函数
。5.
根据权利要求3所述的方法，其特征在于，所述通过脚本在计分板中生成接口实时比对函数，包括：通过脚本生成包括报错机制的实时比对函数；所述通过脚本在计分板中将所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号进行比对，得到验证结果，包括：通过脚本在计分板中将所述待测设计各子模块输出接口信号和所述参考模型的输出接口输出的信号进行比对；当所述待测设计各子模块输出接口信号和所...

【专利技术属性】
技术研发人员：徐方泽，胡超，王瑞杰，
申请(专利权)人：苏州华太电子技术股份有限公司，
类型：发明
国别省市：