【技术实现步骤摘要】
本申请涉及半导体器件，具体地，涉及一种半导体器件及横向sic-jfet器件的制备方法。
技术介绍
1、sic横向jfet器件是一种非常适合应用在射频，功率领域的半导体器件。首先，sic作为一种宽禁带半导体材料，相较于si有着更高的击穿场强，因此可以在sic中实现相同击穿电压等级，但漂移区更短，导通电阻更小的器件。其次，sic横向jfet器件的电流导通在sic体内，而不是像sic mos器件一样电流流经sic-sio2的界面，因此可以避免界面处缺陷导致的载流子迁移率低，可靠性差等诸多问题。此外，sic材料热导系数高，在功率应用下有着天然的散热优势。
2、图1是一个目前已经公开的sic l-jfet器件的横切截面图，该器件主体图示标号分别代表：衬底101，p+外延层102，p-外延层103，漂移区104，漏极注入区105，漏极106，源极107，第一源极接触区108，沟道区109，栅极110，第二源极接触区111，氧化物层206，源极接触金属化合物201-1，栅极接触金属化合物201-2，漏极接触金属化合物201-3，栅极屏蔽板202-1，源极接触通孔203-1，栅极接触通孔203-2，漏极接触通孔203-3，源极金属层204-1，漏极金属层204-3，接地背孔205。
3、对于输出功率较大的功率以及射频应用场景下，例如，射频电源，微波加热等，一般器件的尺寸比较大，对于器件的栅宽等关键器件尺寸没有特别的要求，但是对于像基站通信，或者广播雷达等应用场景下，器件整体输出功率不大，器件本身的尺寸也对应缩小，对应地器
4、在采用i-line光刻机作为光刻工艺的光刻系统时，单次曝光对准极限大约是0.2微米，考虑到工艺波动等稳定性问题，要求单次预期开窗线宽要在0.4微米左右比较合理。如图2所示，预期开窗位置和预期开窗线宽确定后，由于曝光对准会存在误差，会出现两个实际开窗位置偏离预期开窗位置的情况。左侧的实际开窗位置与左侧的预期开窗位置产生了向右的单次曝光对准极限0.2微米的偏离，右侧的实际开窗位置与右侧的预期开窗位置也产生了向右的偏离。在预期开窗线宽为0.4微米的情况下，有效开窗线宽至少是大于零的。如果预期开窗线宽小于0.4微米，可能会出现无有效开窗线宽的情形。
5、图1中的p型的栅极通过光刻加注入工艺实现，是在有效开窗线宽范围内注入形成，因此，有效开窗线宽受到i-line光刻机的单次曝光对准极限的限制。想实现更小栅宽器件则需要使用更加精准的光刻系统才能完成，这无疑增加了器件实现的难度。
6、在栅极注入完成之后，一般需要在其上生长一层金属化合物作为金属电极接触引出的接口，该化合物要比栅极还要小，防止出现栅电极和栅极左右的源极或者漏极接在一起的情况，引发器件失效，进而这个金属化合物的尺寸还要比栅极的注入更小，如果采用沉积加光刻的方式生长该金属化合物，那么可见，该金属化合物尺寸必然要求在0.4um以上，否则还是需要调用更精准的光刻系统才能完成。
7、因此，传统半导体器件的栅极的线宽受到光刻系统单次曝光对准极限的限制，是本领域技术人员急需要解决的技术问题。
8、在
技术介绍
中公开的上述信息仅用于加强对本申请的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
技术实现思路
1、本申请实施例提供了一种半导体器件及横向sic-jfet器件的制备方法，以解决传统半导体器件的栅极的线宽受到光刻系统单次曝光对准极限的限制的技术问题。
2、本申请提供一种半导体器件，包括：
3、基底；
4、第二掺杂类型的第二外延层；
5、隔离层，位于所述第二外延层之上，所述隔离层在预设位置设置有栅极位置开窗；
6、在所述栅极位置开窗的内侧边缘形成相对设置的两个栅极限位侧墙；
7、第二掺杂类型的栅极，所述栅极从两个栅极限位侧墙之间的位置在所述第二外延层内形成；
8、其中，所述栅极的线宽为两个栅极限位侧墙之间的宽度。
9、本申请还提供一种横向sic-jfet器件的制备方法，包括以下步骤：
10、在基底之上形成第二掺杂类型的第二外延层；
11、在所述第二外延层之上形成覆盖整层的隔离材料层；
12、在所述隔离材料层上进行光刻开窗形成隔离层，其中，所述隔离层在预设位置设置有栅极位置开窗；
13、在所述栅极位置开窗的内侧边缘形成相对设置的两个栅极限位侧墙；
14、从两个栅极限位侧墙之间的位置在所述第二外延层内形成栅极；
15、其中，所述栅极的线宽为两个栅极限位侧墙之间的宽度。
16、本申请实施例由于采用以上技术方案，具有以下技术效果：
17、本申请实施例的半导体器件，隔离层201的栅极位置开窗由光刻工艺形成，通过在所述栅极位置开窗的内侧边缘形成相对设置的两个栅极限位侧墙202-1，实现了两个栅极限位侧墙202-1之间的宽度小于栅极位置开窗的线宽。而且两个栅极限位侧墙202-1之间的宽度取决于两个栅极限位侧墙202-1的宽度，栅极限位侧墙202-1的宽度越宽，两个栅极限位侧墙202-1之间的宽度就越小。从两个栅极限位侧墙202-1之间的位置在所述第二外延层103内形成栅极，从而实现了栅极的线宽为两个栅极限位侧墙202-1之间的宽度，且所述栅极的线宽受到所述栅极限位侧墙202-1宽度的控制。由于两个栅极限位侧墙202-1的宽度能够精准控制，从而实现对栅极的线宽的精准控制，也使得即使在栅极位置开窗的线宽较大的情况之下，也能实现对栅极的线宽的精准控制。本申请实施例的半导体器件，在光刻工艺采用同一精准的光刻系统的情况下，能够实现栅极的线宽较小，且制备要求较低。
本文档来自技高网...【技术保护点】
1.一种半导体器件，其特征在于，包括：
2.根据权利要求1所述的半导体器件，其特征在于，还包括：
3.根据权利要求2所述的半导体器件，其特征在于，还包括：
4.根据权利要求3所述的半导体器件，其特征在于，还包括：
5.一种横向SiC-JFET器件的制备方法，其特征在于，包括以下步骤：
6.根据权利要求5所述的横向SiC-JFET器件的制备方法，其特征在于，还包括以下步骤：
7.根据权利要求6所述的横向SiC-JFET器件的制备方法，其特征在于，所述隔离层(201)在预设位置还开有源极位置开窗和漏极位置开窗，所述源极位置开窗的内侧边缘形成相对设置的两个源极限位侧墙(202-2)，所述漏极位置开窗的内侧边缘形成相对设置的两个漏极限位侧墙(202-3)；
8.根据权利要求7所述的横向SiC-JFET器件的制备方法，其特征在于，形成栅极接触金属氧化物(203-1)、形成源极接触金属氧化物(203-2)和漏极接触金属氧化物(203-3)的步骤，具体包括：
9.根据权利要求7或8所述的横向SiC-
10.根据权利要求9所述的横向SiC-JFET器件的制备方法，其特征在于，还包括以下步骤：
11.根据权利要求10所述的横向SiC-JFET器件的制备方法，其特征在于，还包括以下步骤：
...【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
2.根据权利要求1所述的半导体器件，其特征在于，还包括：
3.根据权利要求2所述的半导体器件，其特征在于，还包括：
4.根据权利要求3所述的半导体器件，其特征在于，还包括：
5.一种横向sic-jfet器件的制备方法，其特征在于，包括以下步骤：
6.根据权利要求5所述的横向sic-jfet器件的制备方法，其特征在于，还包括以下步骤：
7.根据权利要求6所述的横向sic-jfet器件的制备方法，其特征在于，所述隔离层(201)在预设位置还开有源极位置开窗和漏极位置开窗，所述源极位置开窗的内侧边缘形成相对设置的两...
【专利技术属性】
技术研发人员：王畅畅，
申请(专利权)人：苏州华太电子技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。