一种LDMOS器件及其制备方法技术

本申请实施例提供了一种LDMOS器件及其制备方法。LDMOS器件包括：第二掺杂类型的基底；形成在所述基底之上的第一掺杂类型的漂移区；形成在所述漂移区的沟槽；形成在所述沟槽的底部和侧壁的金属氧化物薄膜；沿所述沟槽的底部和侧壁向漂移区扩散的第二掺杂类型扩散区；其中，第二掺杂类型的杂质从位于金属氧化物薄膜扩散至漂移区内形成第二掺杂类型扩散区。本申请解决了传统的超级结LDMOS器件的P型柱区较宽难以降低导致导通阻抗高的技术问题。宽难以降低导致导通阻抗高的技术问题。宽难以降低导致导通阻抗高的技术问题。

【技术实现步骤摘要】
一种LDMOS器件及其制备方法


[0001]本申请涉及半导体
，具体地，涉及一种LDMOS器件及其制备方法。

技术介绍

[0002]目前超级结LDMOS器件基本采用待掩膜版注入技术(self
‑
aligned mask implantation)。在器件漂移区注入P型掺杂形成P
‑
Pillar(P型柱区)，根据需求调整P型和N型的掺杂浓度。传统LDMOS的低掺杂N型漂移区被一组交替排布的N型柱区和P型柱区所取代，如图1所示，衬底1，N漂移区4，P型柱区5，N型柱区6，P型体区7，体区接触区8，源极接触区9，源极金属10，栅极多晶硅11，栅极氧化层12，漏极金属13，漏极接触区14。理论上，由于P型柱区5和N型柱区6之间的电荷补偿(相互耗尽)。对纵向来说，耐压层就可近似地认为是一个本征型，所以超级结LDMOS器件可以获得很高的击穿电压，而高掺杂的N型柱区则可以获得很低的导通电阻。因此，超级结器件可以在击穿电压和导通电阻之间取得一个很好的平衡。
[0003]一般而言，超级结P
‑
N的Pillar(即P型柱区5和N型柱区6)宽度接近1:1，但P
‑
Pillar(P型柱区5)不导电，同时占据芯片面积，因此需要降低P
‑
Pillar(P型柱区5)宽度。
[0004]现有LDMOS器件的超级结有两种制备方案：
[0005]1、注入形成P型柱区和N型柱区的PN结交替阵列。采用注入形成P
‑
pillar，注入的Boron(硼)会在横向扩散，此外注入的mask(掩膜版)宽度受到光刻能力限制，综上P型P
‑
Pillar(P型柱区5)宽度难以降低。
[0006]2、刻蚀深槽+外延填充形成P型柱区和N型柱区的PN结交替阵列。常规的LDMOS器件的超级结由于热过程会导致P型扩散，P型柱区的宽度较大，导通阻抗高。
[0007]因此，传统的超级结LDMOS器件的P型柱区较宽难以降低导致导通阻抗高，是本领域技术人员急需要解决的技术问题。
[0008]在
技术介绍
中公开的上述信息仅用于加强对本申请的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

技术实现思路

[0009]本申请实施例提供了一种LDMOS器件及其制备方法，以解决传统的超级结LDMOS器件的P型柱区较宽难以降低导致导通阻抗高的技术问题。
[0010]根据本申请实施例的第一个方面，提供了一种LDMOS器件，包括：
[0011]第二掺杂类型的基底；
[0012]形成在所述基底之上的第一掺杂类型的漂移区；
[0013]形成在所述漂移区的沟槽；
[0014]形成在所述沟槽的底部和侧壁的金属氧化物薄膜；
[0015]沿所述沟槽的底部和侧壁向漂移区扩散的第二掺杂类型扩散区；其中，第二掺杂类型的杂质从位于金属氧化物薄膜扩散至漂移区内形成第二掺杂类型扩散区。
[0016]根据本申请实施例的第二个方面，提供了一种LDMOS器件的制备方法，包括如下步
骤：
[0017]在第一掺杂类型的外延层或漂移区的表面自上而下形成沟槽；
[0018]在沟槽的底部和侧壁淀积具有第二掺杂类型杂质的金属氧化物薄膜；
[0019]对具有第二掺杂类型杂质的金属氧化物薄膜进行快速热退火工艺，使得第二掺杂类型杂质扩散至漂移区，形成第二掺杂类型扩散区和金属氧化物薄膜。
[0020]本申请实施例由于采用以上技术方案，具有以下技术效果：
[0021]仅仅在漂移区3的沟槽10的底部和侧壁形成金属氧化物薄膜11，而不是填充满整个沟槽的中空结构，这样，金属氧化物薄膜11的形状与沟槽的形状一致，金属氧化物薄膜在沟槽的底部和侧壁围成中空结构。第二掺杂类型的杂质通过制备工艺从金属氧化物薄膜11内向漂移区3扩散，自金属氧化物薄膜11的外轮廓扩散至漂移区，形成第二掺杂类型扩散区。这样，金属氧化物薄膜的形状与沟槽的外轮廓形状一致，第二掺杂类型扩散区的形状与金属氧化物薄膜的形状一致，即第二掺杂类型扩散区12的形状与沟槽的外轮廓形状一致，且第二掺杂类型扩散区12在沟槽的底部和侧壁仍围成的中空结构。这样，在沟槽的宽度相同的条件下，本申请实施例形成的第二掺杂类型扩散区12进入漂移区的实际宽度是小于
技术介绍
中以刻蚀深槽+外延填充形成的P型柱区的实际宽度。本申请实施例的LDMOS器件，超级结结构的P型柱区的实际宽度较小，使得超级结的导通阻抗较小；同时占据LDMOS器件面积较小，有利于LDMOS器件的小型化。
附图说明
[0022]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0023]图1为现有技术的超级结LDMOS器件的示意图；
[0024]图2为本申请实施例的LDMOS器件的示意图；
[0025]图3为本申请实施例的LDMOS器件的另一角度的示意图。
[0026]附图标记：
[0027]
技术介绍
中：
[0028]衬底1，外延层2，漂移区3，体区4，体区接触区5，源极接触区6，漏极接触区7，栅极氧化层8，栅极多晶硅9，沟槽10，金属氧化物薄膜11，第二掺杂类型扩散区12，源极金属13，漏极金属14；
[0029]本申请中：
[0030]衬底1，外延层2，漂移区3，体区4，体区接触区5，源极接触区6，漏极接触区7，栅极氧化层8，栅极多晶硅9，沟槽10，金属氧化物薄膜11，第二掺杂类型扩散区12。
具体实施方式
[0031]为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0032]实施例一
[0033]图2为本申请实施例的LDMOS器件的示意图，图2仅示意显示一个沟槽。
[0034]如图2和图3所示，本申请实施例的LDMOS器件，包括：
[0035]第二掺杂类型的基底；
[0036]形成在所述基底之上的第一掺杂类型的漂移区3；
[0037]形成在所述漂移区的沟槽10；
[0038]形成在所述沟槽的底部和侧壁的金属氧化物薄膜11，所述金属氧化物薄膜11在所述沟槽的底部和侧壁围成中空结构；
[0039]沿所述沟槽的底部和侧壁向漂移区扩散的第二掺杂类型扩散区12；其中，第二掺杂类型的杂质通过制备工艺从位于金属氧化物薄膜11扩散至漂移区内形成第二掺杂类型扩散区12，所述第二掺杂类型扩散区12的形状与所述沟槽的外轮廓缘一致。其中，第二掺杂类型扩散区12作为超级结的P型柱区。
[0040]本申请实施例的LDMOS器件本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LDMOS器件，其特征在于，包括：第二掺杂类型的基底；形成在所述基底之上的第一掺杂类型的漂移区(3)；形成在所述漂移区的沟槽(10)；形成在所述沟槽的底部和侧壁的金属氧化物薄膜(11)；沿所述沟槽的底部和侧壁向漂移区扩散的第二掺杂类型扩散区(12)；其中，第二掺杂类型的杂质从位于金属氧化物薄膜(11)扩散至漂移区内形成第二掺杂类型扩散区(12)。2.根据权利要求1所述的LDMOS器件，其特征在于，所述金属氧化物薄膜(11)在所述沟槽的底部和侧壁围成中空结构。3.根据权利要求1所述的LDMOS器件，其特征在于，通过ALD工艺淀积具有第二掺杂类型杂质的金属氧化物薄膜，再经RTA工艺快速热退火使得第二掺杂类型杂质扩散至漂移区形成第二掺杂类型扩散区(12)。4.根据权利要求1所述的LDMOS器件，其特征在于，所述漂移区的宽度L
漂移区
与所述第二掺杂类型扩散区的宽度L
扩散区
之和的比大于等于2:1。5.根据权利要求1所述的LDMOS器件，其特征在于，所述漂移区的面积S
漂移区
与第二掺杂类型扩散区(12)的面积S
扩散区
之和的比大于等于2:1。6.根据...

【专利技术属性】
技术研发人员：冯新，
申请(专利权)人：苏州华太电子技术股份有限公司，
类型：发明
国别省市：