一种SiCMOSFET的元胞结构及制作方法技术

本发明专利技术涉及半导体技术领域，尤其涉及一种SiC MOSFET的元胞结构，该方法包括：晶圆；掺杂区，位于所述晶圆的上表面中，所述掺杂区的边缘呈齿状结构；栅极，位于所述晶圆之上，且所述栅极呈环状结构，覆盖在所述掺杂区的边缘之上。通过改变碳化硅MOSFET的元胞结构，提升碳化硅MOSFET的沟道密度和沟道电阻，降低比导通电阻的技术效果。电阻的技术效果。电阻的技术效果。

【技术实现步骤摘要】
一种SiC MOSFET的元胞结构及制作方法


[0001]本专利技术涉及半导体
，尤其涉及一种SiC MOSFET的元胞结构及制作方法。

技术介绍

[0002]碳化硅SiC材料是第三代宽禁带半导体材料的典型代表，由于其具有较高的临界击穿电场强度、较高的载流子饱和漂移速度和较高的热导率等优势而成为制作大功率、高温、高频和抗辐照器件的理想材料。
[0003]与传统的IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)产品相比，SiC MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属
‑
氧化物半导体场效应晶体管)拥有更短的开关时间，更快的开关频率以及更低的开关损耗。由于SiC MOSFET材料价格高，制作难度大，目前SiC MOSFET的成本问题是影响其商业化进程的关键。对于SiC MOSFET产品，在相同导通电阻下，单颗芯片的面积越小，则成本越低。因此，提高SiC MOSFET的比导通电阻，减小芯片面积，降低生产成本，就变得尤为重要。
[0004]对于目前主流的平面SiC MOSFET来说，沟道电阻约占总电阻的50％，沟道电阻主要与沟道迁移率和沟道密度相关。在相同的工艺条件下，沟道迁移率基本相同。例如，平面SiC MOSFET的条形元胞结构的沟道密度为36％左右，平面SiC MOSFET的方形元胞结构为45％左右。所以，目前平面SiC MOSFET存在沟道密度较低的问题。

技术实现思路

[0005]本申请实施例通过提供一种SiC MOSFET的元胞结构及制作方法，解决了现有技术中平面SiC MOSFET存在沟道密度较低的的技术问题，通过改变碳化硅MOSFET的元胞结构，提升碳化硅MOSFET的沟道密度和沟道电阻，降低比导通电阻的技术效果。
[0006]第一方面，本专利技术实施例提供一种SiC MOSFET的元胞结构，包括：
[0007]晶圆；
[0008]掺杂区，位于所述晶圆的上表面中，所述掺杂区的边缘呈齿状结构；
[0009]栅极，位于所述晶圆之上，且所述栅极呈环状结构，覆盖在所述掺杂区的边缘之上。
[0010]优选的，所述掺杂区包括：P阱区、N型重掺杂区和P型重掺杂区；
[0011]所述P阱区位于所述晶圆的上表面中，所述P阱区的边缘呈齿状结构；
[0012]所述N型重掺杂区位于所述P阱区中，所述N型重掺杂区的边缘呈齿状结构，且所述N型重掺杂区的边缘结构与所述P阱区的边缘结构相匹配；
[0013]所述P型重掺杂区位于所述N型重掺杂区的中间区域。
[0014]优选的，所述P阱区的宽度范围为7um
‑
9um。
[0015]优选的，所述P阱区边缘的每个齿块的外延长度范围为0.8um
‑
1um。
[0016]优选的，所述元胞结构的宽度范围为8um
‑
10um。
[0017]优选的，还包括：源极孔，所述源极孔位于所述P型重掺杂区之上，所述源极孔覆盖
所述P型重掺杂区，且所述源极孔位于所述栅极的中间区域。
[0018]基于同一专利技术构思，第二方面，本专利技术还提供一种SiC MOSFET的元胞结构的制作方法，包括：
[0019]在晶圆的上表面中形成掺杂区，所述掺杂区的边缘呈齿状结构；
[0020]在所述晶圆之上形成栅极，所述栅极呈环状结构，覆盖在所述掺杂区的边缘之上。
[0021]优选的，在晶圆的上表面中形成掺杂区的过程中，还包括：
[0022]在所述晶圆的上表面中形成P阱区，所述P阱区的边缘呈齿状结构；
[0023]在所述P阱区中形成N型重掺杂区，所述N型重掺杂区的边缘呈齿状结构，且所述N型重掺杂区的边缘结构与所述P阱区的边缘结构相匹配；
[0024]在所述N型重掺杂区的中间区域形成P型重掺杂区。
[0025]优选的，所述P阱区的宽度范围为7um
‑
9um。
[0026]优选的，所述P阱区边缘的每个齿块的长度范围为0.8um
‑
1um。
[0027]本专利技术实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
[0028]本专利技术提供了一种SiC MOSFET的元胞结构，包括：晶圆；掺杂区，位于晶圆的上表面中，掺杂区的边缘呈齿状结构；栅极，位于晶圆之上，且栅极呈环状结构，覆盖在掺杂区的边缘之上。元胞结构采用齿状结构的掺杂区，改善碳化硅MOSFET的元胞结构，提升碳化硅MOSFET的沟道密度和沟道电阻，降低比导通电阻。
附图说明
[0029]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：
[0030]图1示出了本专利技术实施例中的SiC MOSFET的元胞结构的俯视结构示意图；
[0031]图2示出了本专利技术实施例中的SiC MOSFET的元胞结构的不同宽度的示意图；
[0032]图3示出了本专利技术实施例中的晶圆的剖面结构示意图；
[0033]图4示出了本专利技术实施例中的在晶圆上形成P阱区的剖面结构示意图；
[0034]图5示出了本专利技术实施例中的在P阱区形成N型重掺杂区和P型重掺杂区的剖面结构示意图；
[0035]图6示出了本专利技术实施例中的在掺杂区上形成栅极的剖面结构示意图；
[0036]图7示出了本专利技术实施例中的SiC MOSFET的元胞结构的制作方法的步骤流程示意图。
具体实施方式
[0037]下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
[0038]实施例一
[0039]本专利技术第一实施例提供了一种SiC MOSFET的元胞结构，如图1所示，包括：晶圆
100；掺杂区200，位于晶圆100的上表面中，掺杂区200的边缘呈齿状结构；栅极400，位于晶圆100之上，且栅极400呈环状结构，覆盖在掺杂区200的边缘之上。
[0040]晶圆100包括N型衬底层101和N型漂移层102，N型漂移层102位于N型衬底层101之上，晶圆100的材质包括但不限于多晶硅。掺杂区200位于晶圆100的上表面中，表示掺杂区200位于漂移层102中。掺杂区200的边缘呈齿状结构，齿状结构可为均匀分布的齿状结构，也可为未均匀分布的齿状结构，根据实际需求而设置。栅极400位于晶圆100之上，也位于掺杂区200之上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SiC MOSFET的元胞结构，其特征在于，包括：晶圆；掺杂区，位于所述晶圆的上表面中，所述掺杂区的边缘呈齿状结构；栅极，位于所述晶圆之上，且所述栅极呈环状结构，覆盖在所述掺杂区的边缘之上。2.如权利要求1所述的元胞结构，其特征在于，所述掺杂区包括：P阱区、N型重掺杂区和P型重掺杂区；所述P阱区位于所述晶圆的上表面中，所述P阱区的边缘呈齿状结构；所述N型重掺杂区位于所述P阱区中，所述N型重掺杂区的边缘呈齿状结构，且所述N型重掺杂区的边缘结构与所述P阱区的边缘结构相匹配；所述P型重掺杂区位于所述N型重掺杂区的中间区域。3.如权利要求2所述的元胞结构，其特征在于，所述P阱区的宽度范围为7um
‑
9um。4.如权利要求2所述的元胞结构，其特征在于，所述P阱区边缘的每个齿块的外延长度范围为0.8um
‑
1um。5.如权利要求3所述的元胞结构，其特征在于，所述元胞结构的宽度范围为8um
‑
10um。6.如权利要求2所述的...

【专利技术属性】
技术研发人员：杨啸，杨承晋，
申请(专利权)人：深圳市森国科科技股份有限公司，
类型：发明
国别省市：