一种可变栅电阻的半导体器件及制作方法技术

本发明专利技术涉及半导体技术领域，尤其涉及一种可变栅电阻的半导体器件，该半导体器件包括：晶圆、以及设置在所述晶圆上的主芯片元胞区、主芯片终端区和可变电阻区，所述主芯片终端区设置在所述主芯片元胞区和所述可变电阻区之间；所述可变电阻区包括可变电阻区掺杂区和可变栅电阻控制电极金属，所述可变栅电阻控制电极金属设置在所述可变电阻区掺杂区上，所述可变栅电阻控制电极属用于控制所述可变电阻区掺杂区的载流子浓度。该半导体器件将可变栅电阻集成在芯片内部，通过单独的电极调控栅电阻，能根据外部电路的需求给定特定电压后，得到特定的栅极电阻值，降低器件调整栅电阻的成本，提高栅电阻的调整效率。提高栅电阻的调整效率。提高栅电阻的调整效率。

【技术实现步骤摘要】
一种可变栅电阻的半导体器件及制作方法


[0001]本专利技术涉及半导体器件
，尤其涉及一种可变栅电阻的半导体器件及制作方法。

技术介绍

[0002]碳化硅SiC材料是第三代宽禁带半导体材料的典型代表，由于其具有较高的临界击穿电场强度、较高的载流子饱和漂移速度、较高的热导率等优势，碳化硅材料成为了制作大功率、高温、高频、抗辐照器件的理想材料。
[0003]SiCMOSFET(Metal
‑
Oxide
‑
SemiconductorField
‑
EffectTransistor，金属氧化物半导体场效应管)相比SiIGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)，SiCMOSFET拥有更低的少数载流子存储，可以适应更高的开关频率。由于SiCMOSFET开关速度优于SiIGBT，SiCMOSFET往往会应用于高速开关系统中，则SiCMOSFET将面临高速开关应力。过大的开关应力将对SiCMOSFET造成不可逆的损伤，且SiCMOSFET的栅极又是最为薄弱的区域，所以为了保护SiCMOSFET的栅极，需要缓解对其栅极的开关应力。降低开关应力最直接方式就是增加栅电阻，增加开关时间，从而达到降低开关应力的目的。
[0004]然而，常规的SiCMOSFET的栅电阻为固定值，现有的降低栅极的开关应力的方式基本都是在外部电路上串联电阻，一方面是需要增加栅极驱动的电路规模，二是调整栅电阻时需要在电路板上手动替换电阻。因此，现有的SiC MOSFET存在不便于调整栅电阻且调整栅电阻的成本高的问题。

技术实现思路

[0005]本申请实施例通过提供一种可变栅电阻的半导体器件及制作方法，解决了现有技术中SiCMOSFET存在不便于调整栅电阻且调整栅电阻的成本高的技术问题，实现了将可变栅电阻集成在芯片内部，通过单独的电极调控栅电阻，能根据外部电路的需求给定特定电压后，得到特定的栅极电阻值，降低器件调整栅电阻的成本，提高栅电阻的调整效率等技术效果。
[0006]第一方面，本专利技术实施例提供一种可变栅电阻的半导体器件，包括：晶圆、以及设置在所述晶圆上的主芯片元胞区、主芯片终端区和可变电阻区，所述主芯片终端区设置在所述主芯片元胞区和所述可变电阻区之间；
[0007]所述可变电阻区包括可变电阻区掺杂区和可变栅电阻控制电极金属，所述可变栅电阻控制电极金属设置在所述可变电阻区掺杂区上，所述可变栅电阻控制电极属用于控制所述可变电阻区掺杂区的载流子浓度。
[0008]优选的，所述可变电阻区掺杂区包括可变电阻区第一掺杂区、可变电阻区第二掺杂区、可变电阻区第一重掺杂区、可变电阻区第二重掺杂区和隔离环；
[0009]所述可变电阻区第二掺杂区、所述可变电阻区第一重掺杂区和所述可变电阻区第二重掺杂区均设置在所述可变电阻区第一掺杂区内，且所述可变电阻区第二掺杂区设置在
所述可变电阻区第一重掺杂区和所述可变电阻区第二重掺杂区之间，其中，所述可变电阻区第一掺杂区的上表面、所述可变电阻区第二掺杂区的上表面、所述可变电阻区第一重掺杂区的上表面和所述可变电阻区第二重掺杂区的上表面均处于同一水平面；
[0010]所述隔离环邻接所述可变电阻区第一掺杂区的一侧，其中，所述可变电阻区第一掺杂区的一侧为所述可变电阻区第一掺杂区靠近所述主芯片终端区的一侧。
[0011]优选的，所述半导体器件还包括氧化层；所述可变电阻区还包括：栅极金属和可变电阻区栅极；
[0012]所述氧化层覆盖在所述晶圆之上；
[0013]所述栅极金属穿过所述氧化层与所述可变电阻区第二重掺杂区接触；
[0014]所述可变栅电阻控制电极金属位于所述氧化层的凹槽内，其中，所述凹槽的位置与所述可变电阻区第二掺杂区相对应；
[0015]所述可变电阻区栅极位于所述氧化层内，且所述可变电阻区栅极与所述可变电阻区第一重掺杂区接触。
[0016]优选的，所述主芯片元胞区包括：元胞区掺杂区、元胞区栅氧层、元胞区栅极和源极金属，所述元胞区掺杂区包括元胞区第一掺杂区、元胞区第二掺杂区、元胞区第一重掺杂区、元胞区第二重掺杂区和元胞区第三重掺杂区；
[0017]所述元胞区第一重掺杂区设置在所述元胞区第一掺杂区内，所述元胞区第二重掺杂区设置在所述元胞区第二掺杂区内，所述元胞区第一掺杂区的上表面、所述元胞区第二掺杂区的上表面、所述元胞区第一重掺杂区的上表面、所述元胞区第二重掺杂区的上表面和所述元胞区第三重掺杂区的上表面均处于同一水平面；
[0018]所述元胞区第一掺杂区的一端和所述元胞区第二掺杂区的一端均设有所述元胞区第三重掺杂区，所述元胞区第三重掺杂区分别与所述元胞区第一重掺杂区和所述元胞区第二重掺杂区邻接，所述元胞区第一掺杂区的另一端和所述元胞区第二掺杂区的另一端之间设有间隔区；
[0019]所述元胞区栅氧层设置在所述元胞区掺杂区之上，所述元胞区栅极设置在所述元胞区栅氧层之上，且所述元胞区栅极和所述元胞区栅氧层均覆盖所述间隔区，靠近所述间隔区的所述元胞区第一掺杂区的指定区域和所述元胞区第一重掺杂区的指定区域，以及靠近所述间隔区的所述元胞区第二掺杂区的指定区域和所述元胞区第二重掺杂区的指定区域；
[0020]所述晶圆之上的氧化层包裹住所述元胞区栅氧层和所述元胞区栅极；
[0021]所述源极金属穿过所述氧化层与所述元胞区第一重掺杂区、所述元胞区第二重掺杂区和所述元胞区第三重掺杂区相接触，且所述源极金属包裹所述元胞区栅极、所述元胞区栅氧层和所述元胞区栅极对应的氧化层区域。
[0022]优选的，所述主芯片终端区包括：场限环、JTE或混合终端。
[0023]优选的，所述半导体器件还包括背面金属层；所述晶圆包括衬底层、缓冲层和外延层；
[0024]所述衬底层设置在所述背面金属层之上；
[0025]所述缓冲层设置在所述衬底层之上；
[0026]所述外延层设置在所述缓冲层之上；
[0027]所述主芯片元胞区、所述主芯片终端区和所述可变电阻区均设置在所述外延层上。
[0028]基于同一专利技术构思，第二方面，本专利技术还提供一种可变栅电阻的半导体器件的制作方法，包括：
[0029]在晶圆上形成主芯片元胞区、主芯片终端区和可变电阻区，且所述主芯片终端区形成在所述主芯片元胞区和所述可变电阻区之间；
[0030]在形成所述可变电阻区的过程中，在所述晶圆上形成所述可变电阻区掺杂区，在所述可变电阻区掺杂区之上形成所述可变栅电阻控制电极金属，所述可变栅电阻控制电极属用于控制所述可变电阻区掺杂区的载流子浓度。
[0031]优选的，所述可变电阻区掺杂区包括可变电阻区第一掺杂区、可变电阻区第二掺杂区、可变电阻区第一重掺杂区、可变电阻区第二重掺杂区和隔离环；
[0032]所述在所述晶圆上形成所述可变电阻区掺杂区，包括：
[0033]在所述晶圆内形成所述可变电阻区第一掺杂区；...

【技术保护点】

【技术特征摘要】
1.一种可变栅电阻的半导体器件，其特征在于，包括：晶圆、以及设置在所述晶圆上的主芯片元胞区、主芯片终端区和可变电阻区，所述主芯片终端区设置在所述主芯片元胞区和所述可变电阻区之间；所述可变电阻区包括可变电阻区掺杂区和可变栅电阻控制电极金属，所述可变栅电阻控制电极金属设置在所述可变电阻区掺杂区上，所述可变栅电阻控制电极属用于控制所述可变电阻区掺杂区的载流子浓度。2.如权利要求1所述的半导体器件，其特征在于，所述可变电阻区掺杂区包括可变电阻区第一掺杂区、可变电阻区第二掺杂区、可变电阻区第一重掺杂区、可变电阻区第二重掺杂区和隔离环；所述可变电阻区第二掺杂区、所述可变电阻区第一重掺杂区和所述可变电阻区第二重掺杂区均设置在所述可变电阻区第一掺杂区内，且所述可变电阻区第二掺杂区设置在所述可变电阻区第一重掺杂区和所述可变电阻区第二重掺杂区之间，其中，所述可变电阻区第一掺杂区的上表面、所述可变电阻区第二掺杂区的上表面、所述可变电阻区第一重掺杂区的上表面和所述可变电阻区第二重掺杂区的上表面均处于同一水平面；所述隔离环邻接所述可变电阻区第一掺杂区的一侧，其中，所述可变电阻区第一掺杂区的一侧为所述可变电阻区第一掺杂区靠近所述主芯片终端区的一侧。3.如权利要求2所述的半导体器件，其特征在于，所述半导体器件还包括氧化层；所述可变电阻区还包括：栅极金属和可变电阻区栅极；所述氧化层覆盖在所述晶圆之上；所述栅极金属穿过所述氧化层与所述可变电阻区第二重掺杂区接触；所述可变栅电阻控制电极金属位于所述氧化层的凹槽内，其中，所述凹槽的位置与所述可变电阻区第二掺杂区相对应；所述可变电阻区栅极位于所述氧化层内，且所述可变电阻区栅极与所述可变电阻区第一重掺杂区接触。4.如权利要求1所述的半导体器件，其特征在于，所述主芯片元胞区包括：元胞区掺杂区、元胞区栅氧层、元胞区栅极和源极金属，所述元胞区掺杂区包括元胞区第一掺杂区、元胞区第二掺杂区、元胞区第一重掺杂区、元胞区第二重掺杂区和元胞区第三重掺杂区；所述元胞区第一重掺杂区设置在所述元胞区第一掺杂区内，所述元胞区第二重掺杂区设置在所述元胞区第二掺杂区内，所述元胞区第一掺杂区的上表面、所述元胞区第二掺杂区的上表面、所述元胞区第一重掺杂区的上表面、所述元胞区第二重掺杂区的上表面和所述元胞区第三重掺杂区的上表面均处于同一水平面；所述元胞区第一掺杂区的一端和所述元胞区第二掺杂区的一端均设有所述元胞区第三重掺杂区，所述元胞区第三重掺杂区分别与所述元胞区第一重掺杂区和所述元胞区第二重掺杂区邻接，所述元胞区第一掺杂区的另一端和所述元胞区第二掺杂区的另一端之间设有间隔区；所述元胞区栅氧层设置在所述元胞区掺杂区之上，所述元胞区栅极设置在所述元胞区栅氧层之上，且所述元胞区栅极和所述元胞区栅氧层均覆盖所述间隔区，靠近所述间隔区的所述元胞区第一掺杂区的指定区域和所述元胞区第一重掺杂区的指定区域，以及靠近所述间隔区的所述元胞区第二掺杂区的指定区域和所述元胞区第二重掺杂区的指...

【专利技术属性】
技术研发人员：钟炜，杨承晋，刘涛，
申请(专利权)人：深圳市森国科科技股份有限公司，
类型：发明
国别省市：