【技术实现步骤摘要】
本专利技术涉及功率半导体，尤其涉及一种沟槽栅碳化硅mosfet及制作方法。
技术介绍
1、碳化硅sic作为第三代半导体材料的典型代表，也是目前晶体生产技术和器件制造水平最成熟，应用最广泛的宽禁带半导体材料之一。目前，sic已经形成了全球的材料、器件和应用产业链。
2、碳化硅mosfet（metal-oxide-semiconductor field-effect transistor，金氧半场效晶体管，简称mos）属于新型的功率半导体器件，由于碳化硅材料高击穿电场，高饱和漂移速度，碳化硅mosfet具有高击穿电压和高频特性。碳化硅mosfet常见的结构是平面栅结构，由于其沟槽底部电场很高，此种结构的沟槽栅碳化硅mosfet通常存在碳化硅mosfet双极退化的问题。
技术实现思路
1、本申请实施例通过提供一种沟槽栅碳化硅mosfet及制作方法，解决了现有技术中碳化硅mosfet双极退化的技术问题，实现了有效遏制碳化硅mosfet双极退化，避免栅氧容易击穿，提高栅氧寿命，降低损耗等技术效果。
2、第一方面，本专利技术实施例提供一种沟槽栅碳化硅mosfet，包括：正面金属层、背面金属层、晶圆和设置在所述晶圆上的多个元胞结构，每个元胞结构包括沟槽栅、掺杂区、指定沟槽区和介质层；
3、在所述每个元胞结构中，所述沟槽栅位于所述掺杂区的一端，所述指定沟槽区位于所述掺杂区的另一端，所述介质层位于所述晶圆的上表面之上，且所述介质层覆盖所述沟槽栅和所述掺杂区的一部分
4、所述正面金属层位于所述晶圆的上表面之上，且覆盖所述每个元胞结构的介质层；所述背面金属层位于所述晶圆之下；
5、所述每个元胞结构的指定沟槽区与相邻的元胞结构的沟槽栅相邻设置，且所述每个元胞结构的指定沟槽区与相邻的元胞结构的沟槽栅之间存在指定间距。
6、优选的，在所述每个元胞结构中，所述指定沟槽区的深度大于所述沟槽栅的深度。
7、优选的，所述指定间距的范围为0.4um-0.6um。
8、优选的，所述指定沟槽区包括：指定重掺杂区、指定栅氧层和指定多晶硅区；
9、所述指定重掺杂区位于所述指定沟槽区内的底部；
10、所述指定栅氧层位于所述指定沟槽区内，且位于所述指定重掺杂区的上侧，及位于所述指定重掺杂区之上的所述指定沟槽区的内壁上；
11、所述指定多晶硅区位于所述指定栅氧层形成的区域内。
12、优选的，所述指定多晶硅区的深度大于所述指定重掺杂区的深度，所述指定重掺杂区的深度范围为0.25um-0.5um。
13、优选的，所述掺杂区包括：第一重掺杂区和掺杂阱区；
14、所述第一重掺杂区位于所述掺杂阱区内，所述第一重掺杂区邻接所述沟槽栅；
15、所述介质层覆盖所述沟槽栅和所述第一重掺杂区的一部分区域；
16、其中，所述第一重掺杂区的上表面、所述掺杂阱区的上表面、所述沟槽栅的上表面和所述指定沟槽区的上表面均位于同一水平面。
17、优选的，所述沟槽栅包括：沟槽、沟槽栅栅氧层和沟槽栅多晶硅区；
18、所述沟槽栅栅氧层位于所述沟槽内的底部和内壁上；
19、所述沟槽栅多晶硅区位于所述沟槽栅栅氧层形成的区域内。
20、基于同一专利技术构思，第二方面，本专利技术还提供一种沟槽栅碳化硅mosfet的制作方法，包括：
21、在晶圆上形成多个元胞结构，其中，每个元胞结构包括沟槽栅、掺杂区、指定沟槽区和介质层；
22、在形成所述每个元胞结构的过程中，在所述掺杂区的一端形成所述沟槽栅，在所述掺杂区的另一端形成所述指定沟槽区，在所述晶圆的上表面之上形成所述介质层，且所述介质层覆盖所述沟槽栅和所述掺杂区的一部分区域；
23、将所述每个元胞结构的指定沟槽区与相邻的元胞结构的沟槽栅相邻设置，且所述每个元胞结构的指定沟槽区与相邻的元胞结构的沟槽栅之间存在指定间距；
24、在形成所述多个元胞结构之后，在所述晶圆的上表面之上形成正面金属层，所述正面金属层覆盖所述每个元胞结构的介质层；在所述晶圆之下形成背面金属层。
25、优选的，在所述每个元胞结构中，所述指定沟槽区的深度大于所述沟槽栅的深度。
26、优选的，所述指定间距的范围为0.4um-0.6um。
27、本专利技术实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
28、本专利技术实施例提供一种沟槽栅碳化硅mosfet，包括：正面金属层、背面金属层、晶圆和设置在晶圆上的多个元胞结构，每个元胞结构包括沟槽栅、掺杂区、指定沟槽区和介质层。在每个元胞结构中，沟槽栅位于掺杂区的一端，指定沟槽区位于掺杂区的另一端，介质层位于晶圆的上表面之上，且介质层覆盖沟槽栅和掺杂区的一部分区域。正面金属层位于晶圆的上表面之上，且覆盖每个元胞结构的介质层；背面金属层位于晶圆之下。
29、本专利技术实施例的指定沟槽区为dummy沟槽区，dummy沟槽区的作用是在承受反向电压时向晶圆的外延层耗尽，形成空间电荷区，降低沟槽栅底部的电场强度，保护沟槽栅的栅极氧化层。
30、其中，每个元胞结构的指定沟槽区与相邻的元胞结构的沟槽栅相邻设置，且每个元胞结构的指定沟槽区与相邻的元胞结构的沟槽栅之间存在指定间距。在dummy沟槽区和沟槽栅之间存在指定间距是为：在正面金属层与晶圆直接接触时，二者形成肖特基接触，表示集成肖特基二极管的作用。当整个mosfet器件在第三象限导通时，肖特基二极管开启，可以有效的遏制碳化硅mosfet双极退化。如此，本专利技术实施例的mosfet器件能避免栅氧容易击穿，提高栅氧寿命，降低损耗，遏制碳化硅mosfet双极退化。
本文档来自技高网...【技术保护点】
1.一种沟槽栅碳化硅MOSFET，其特征在于，包括：正面金属层、背面金属层、晶圆和设置在所述晶圆上的多个元胞结构，每个元胞结构包括沟槽栅、掺杂区、指定沟槽区和介质层；
2.如权利要求1所述的沟槽栅碳化硅MOSFET，其特征在于，在所述每个元胞结构中，所述指定沟槽区的深度大于所述沟槽栅的深度。
3.如权利要求2所述的沟槽栅碳化硅MOSFET，其特征在于，所述指定间距的范围为0.4um-0.6um。
4.如权利要求3所述的沟槽栅碳化硅MOSFET，其特征在于，所述指定沟槽区包括：指定重掺杂区、指定栅氧层和指定多晶硅区；
5.如权利要求4所述的沟槽栅碳化硅MOSFET，其特征在于，所述指定多晶硅区的深度大于所述指定重掺杂区的深度，所述指定重掺杂区的深度范围为0.25um-0.5um。
6.如权利要求3所述的沟槽栅碳化硅MOSFET，其特征在于，所述掺杂区包括：第一重掺杂区和掺杂阱区；
7.如权利要求3所述的沟槽栅碳化硅MOSFET，其特征在于，所述沟槽栅包括：沟槽、沟槽栅栅氧层和沟槽栅多晶硅区；
8.一
9.如权利要求8所述的制作方法，其特征在于，在所述每个元胞结构中，所述指定沟槽区的深度大于所述沟槽栅的深度。
10.如权利要求9所述的制作方法，其特征在于，所述指定间距的范围为0.4um-0.6um。
...【技术特征摘要】
1.一种沟槽栅碳化硅mosfet，其特征在于，包括：正面金属层、背面金属层、晶圆和设置在所述晶圆上的多个元胞结构，每个元胞结构包括沟槽栅、掺杂区、指定沟槽区和介质层；
2.如权利要求1所述的沟槽栅碳化硅mosfet，其特征在于，在所述每个元胞结构中，所述指定沟槽区的深度大于所述沟槽栅的深度。
3.如权利要求2所述的沟槽栅碳化硅mosfet，其特征在于，所述指定间距的范围为0.4um-0.6um。
4.如权利要求3所述的沟槽栅碳化硅mosfet，其特征在于，所述指定沟槽区包括：指定重掺杂区、指定栅氧层和指定多晶硅区；
5.如权利要求4所述的沟槽栅碳化硅mosfet，其特征在于，所述指定...
【专利技术属性】
技术研发人员：刘勇强，杨承晋，兰华兵，
申请(专利权)人：深圳市森国科科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。