本公开提供一种具有精细图案的半导体元件结构及其形成方法，其可防止精细图案的塌陷。该半导体元件结构包括一第一标靶结构和一第二标靶结构，设置于一半导体基板之上。该半导体元件结构也包括一第一间隔元件，设置于该第一标靶结构之上，其中，在剖面图中...

本公开提供一种具有在不同位面的微图案的半导体元件结构及其制备方法，其是可避免所述多个微图案的塌陷并降低在所述多个微图案之间的寄生电容。该半导体元件结构具有一基底；一第一目标结构，设置在该基底上，其中该第一目标结构包括一第一部分、一第二部...

本公开提供一种半导体元件及其制备方法，该半导体元件具有降低电容的内连接结构。该半导体元件具有一基底、多个金属线、一钝化层以及一间隙子。所述金属线设置在该基底上，该钝化层设置在该基底与所述金属线上，且该间隙子插置在该基底与该钝化层之间以及...

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一第一半导体结构以及一第一连接结构，其中该第一连接结构具有一第一连接隔离层、两个第一导电层以及一第一多孔层，该第一连接隔离层位在该第一半导体结构上，所述两个第一导电层位在...

本发明公开了一种半导体封装及制造半导体封装的方法，半导体封装包含封装基板、第一芯片、第二芯片、互连构件以及多个接合引线。第一芯片设置于封装基板上。第二芯片设置于第一芯片上。互连构件包含连接板、多个重分布结构、及多个焊球。连接板连接至第一...

本发明提供一种半导体结构及其制造方法。所述半导体结构包括第一与第二衬底、第一与第二组件结构层、第一与第二介电层、硅穿孔结构、连接垫及第一与第二衬层。第一组件结构层位于第一与第二衬底之间。第二组件结构层位于第二衬底与第一组件结构层之间。第...

本公开提供一种半导体元件及其制备方法。该半导体元件包括一基板、一导电部件、一重分布层、至少一硅穿孔插塞、以及至少一凸块。该导电部件设置于该基板的一前表面之上，且该重分布层设置于与该前表面相对的一后表面之上。该硅穿孔插塞穿过该基板并接触内...

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一基底、一垫结构以及一上凹槽，该垫结构位在该基底上，该上凹槽位在该垫结构的一顶表面上。该半导体元件的该制备方法包括形成一垫结构在一基底上以及形成一上凹槽在该垫结构的一顶表...

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一基底、一第一栅极结构以及一第二栅极结构，该基底具有一阵列区以及一周围区，该周围区邻近该阵列区设置，该第一栅极结构位在该阵列区中，该第二栅极结构位在该周围区中。该第一栅极...

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一基底、一栅极结构、二源极/漏极区以及二多孔间隙子，该栅极结构位在该基底上，该二源极/漏极区位在邻近该栅极结构的两侧处，该二多孔间隙子位在该源极/漏极区与该栅极结构之间；...

本公开提供一种半导体制造设备的监测系统及方法。该监测系统包括一感测器、一电路以及一分析单元。该感测器提供一感测器信号。该电路接收该感测器信号并产生一输入信号。该分析单元包括一信号管理平台、一诊断子系统以及一决策子系统，该信号管理平台接收...

本公开提供一种半导体元件。该半导体元件可为一凹陷存取元件晶体管，其包括一基板；一字元线，设置在该基板中且被一介电衬层围绕；一隔离层，设置在该基板中以覆盖该字元线；以及一绝缘插塞，穿过该隔离层且延伸至该字元线中。

本发明提供一种存储器结构及其制造方法。所述存储器结构包括电容器以及晶体管。晶体管设置在电容器上方，且与电容器电性连接。所述晶体管包括第一源极/漏极层、沟道柱、栅极、栅介电层、掺杂层、间隔层以及第二源极/漏极层。第一源极/漏极层与电容器电...

本公开提供一种具有微图案的半导体元件结构及可避免所述多个微图案的塌陷的制备方法。该半导体元件结构具有一第一内间隙子零件，设置在一半导体基底的一上表面上。该第一内间隙子零件具有一第一部分、一第二部分以及一第三部分，该第三部分位于该第一部分...

本公开涉及具有可编程反熔丝特征的半导体装置及其制造方法，其公开了一种半导体装置及其制造方法。该半导体装置包括：一基底；位于该基底上的一尖端特征区域；位于该尖端特征区域和该基底上的一栅极绝缘层；位于该栅极绝缘层上的一栅极底导电层；以及位于...

本公开提供一种半导体封装及其制备方法。该半导体封装具有一第一晶粒、一第二晶粒、多个导电栓塞以及一重分布层。该重分布层具有一第一区段以及一第二区段，该第二区段与该第一区段为电性绝缘。该重分布层的该第一区段电性连接该第一晶粒到该第二晶粒，且...

本公开提供一种半导体元件及其制备方法。该半导体元件具有一第一半导体结构以及一第一连接结构，该第一连接结构具有一第一连接隔离层、多个第一连接接触点以及多个第一支撑接触点，该第一连接隔离层位于该第一半导体结构上，该多个第一连接接触点位于该第...

本公开提供一种半导体元件及其制备方法。该半导体元件具有一导电图案、一第一钝化层、一第二钝化层、一内连接结构以及一内连接衬垫，该导电图案形成在一半导体基底上，该第一钝化层位在该导电图案上，该第二钝化层位在该第一钝化层上，该内连接结构设置在...

本发明公开了一种芯片以及晶圆，芯片包括多个接垫以及多个导电结构，每个接垫各自具有第一连接表面，每个导电结构配置于这些接垫的其中之一的第一连接表面。每个导电结构包括第一金属层、第二金属层以及第三金属层。第一金属层连接多个接垫的其中之一，且...

本发明公开了一种形成三维半导体结构的方法，包括：形成介电穿孔，从第一元件的第一层间介电层的第一表面延伸至第一层间介电层内；通过第一层间介电层的第一表面和第二元件的第二表面粘合第一元件和第二元件，使得第二表面上的通硅接触垫覆盖介电穿孔；执...