本公开提供一种具有圆柱型堆叠电容器的动态随机存取存储器(DRAM)元件的制备方法。通过第二氮化硅层(亦即，中间氮化硅层)上的第一晶格图案与第三氮化硅层(亦即，顶部氮化硅层)上的第二晶格图案的偏移，可以减少或消除堆叠电容器的底部电极的塌陷...

本公开提供一种形成电容器的方法，包括在基板上形成堆叠，其包括支撑层、在支撑层上的第一材料层和在第一材料层上方的第二材料层，其中至少第一材料层包括可灰化材料。方法还包括图案化堆叠以在堆叠中形成第一开口、在第一开口中形成包括第二开口的第一电...

本揭露提供一种半导体结构，包括基板、位于基板上的金属位元线、位于金属位元线的侧壁上的位元线间隔层、邻近金属位元线的接触件。半导体结构包括覆盖金属位元线、位元线间隔层和接触件的覆盖层，其中覆盖层包括覆盖位元线间隔层的侧壁的第一部分、覆盖接...

一种晶圆容器包括容器本体、支撑架、过滤单元、排气单元以及通气通道。支撑架平行排列于容器本体内。支撑架设置以放置晶圆。过滤单元设置于支撑架中的第一支撑架上并具有滤芯。排气单元设置于支撑架中的第二支撑架上并具有气体流通装置。通气通道连通过滤...

本公开提供一种具有锥形轮廓接触点的半导体元件及其制备方法。该半导体元件具有一基底，包括一第一区与一第二区；一第一栅极结构，设置在该第一区上；以及一第二栅极结构，设置在该第二区上；一第一接触点，包括一第一下部以及一第二上部，该第一下部设置...

本揭示内容中的一些实施方式提供一种校正光刻工艺的方法，包含：提供第一晶片；提供复数光罩；以第一补偿量执行第一曝光前补偿；使用第一光罩，在第一曝光区上执行第一曝光处理；以第二补偿量执行第二曝光前补偿；以及使用第二光罩，在第二曝光区上执行第...

本揭示内容中的一些实施方式提供形成半导体结构的方法，包含：提供基板；形成第一硬罩层于基板上；形成第二硬罩层于第一硬罩层上；形成复数遮罩图案于第二硬罩层上，其中遮罩图案由复数沟槽分隔，沟槽暴露出第二硬罩层，并具有第一深度；去除未被遮罩图案...

一种半导体结构包括基材、形成于基材内的底部栅极导电层、形成于基材内并堆叠在底部栅极导电层上的顶部栅极导电层、形成于底部栅极导电层与基材之间的底部栅极栅极介电层、形成于顶部栅极导电层与基材之间的顶部栅极介电层。顶部栅极介电层的厚度大于底部...

一种半导体结构包括具有隔离区域和主动区域的基材，以及字元线结构。字元线结构包括第一部分和第二部分。第一部分形成于基材的隔离区域内，其中隔离区域包围第一部分。第二部分形成于基材的主动区域内，其中第二部分的宽度大于第一部分的宽度。每一字元线...

一种单端接收器，包含电流模式逻辑电路、差动至单端放大器以及电压检测器。电流模式逻辑电路用以接收输入信号以及参考电压值，并用以输出第一输出信号。差动至单端放大器耦接于电流模式逻辑电路，并用以接收第一输出信号与输出第二输出信号，其中差动至单...

一种制造图案化结构的方法包括以下流程。于第一方向上依序堆叠形成硬遮罩层与光阻层。光阻层形成于硬遮罩层上。于垂直第一方向的第二方向上对硬遮罩层与光阻层执行等向性蚀刻工艺，使得硬遮罩层在第二方向上的宽度小于光阻层在第二方向上的宽度。如此，减...

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一第一半导体晶粒，包括具有一第一及第二区的一第一基底、设置在该第一基底上的一第一电路层、设置在该第一区上与在该第一电路层中的一控制电路以及沿着该第一电路层与该第二区设置的...

本公开提供一种具有复合介电结构的半导体元件及其制备方法。该半导体元件具有一导电接触点，设置在一半导体基底上；以及一第一介电层，设置在该导电接触点上。该导电接触点的一上表面借由一开孔而暴露。该半导体元件亦具有一下电极，沿着该开孔的各侧壁以...

一种形成半导体结构的方法包括形成图案化硬遮罩在半导体材料层上、借由蚀刻工艺和图案化硬遮罩移除半导体材料层的一部分以形成数个半导体柱和数个沟槽。蚀刻工艺的过程中产生残留物在沟槽内。方法还包括移除残留物。移除残留物包括使用第一气相清洁工艺以...

一种集成电路测试设备用以测试待测集成电路装置。集成电路测试设备包含电源供应器以及电源补偿电路。电源供应器用以通过并联连接的第一路径或第二路径向待测集成电路装置的电源端子供电，其中第一路径包括第一开关元件，第一开关元件用以根据第一控制信号...

一种测试装置包括工作载台、至少一弧形轨道及至少一探针模块。工作载台具有配置区。配置区用以放置待测物。弧形轨道固设于工作载台上，弧形轨道的外型其中一段具有弧度，配置区位于此弧度的假想曲率圆的范围内。探针模块包含探针座、固定部与探针。探针座...

本公开提供一种具有一绝缘体上覆硅区的半导体元件结构及其制备方法。该绝缘体上覆硅区具有一半导体基底；一埋入氧化物层，设置在该半导体基底上；以及一硅层，设置在该埋入氧化物层上。该半导体元件结构亦具有一第一浅沟隔离结构，穿经该硅层与该埋入氧化...

本公开提供一种具有绝缘体上覆硅区的半导体元件结构。该绝缘体上覆硅区具有一半导体基底；一埋入氧化物层，设置在该半导体基底上；以及一硅层，设置在该埋入氧化物层上。该半导体元件结构亦具有一第一浅沟隔离结构，穿经该硅层与该埋入氧化物层，且延伸进...

一种形成半导体结构的方法包括形成位线结构在基材上、形成第一着陆垫材料在相邻的位线结构之间，其中第一着陆垫材料低于位线结构。形成半导体结构的方法也包括修整位线结构的顶表面的形状，以在顶表面形成边缘区域和中心区域，其中边缘区域低于中心区域。...

本公开提供一种半导体封装和该半导体封装的制备方法。该半导体封装包括一封装基底、一第一半导体芯片、一第二半导体芯片、一第一封装胶和一第二封装胶。该封装基底具一第一侧和远离该第一侧的一第二侧，该第二侧具有从该第二侧的一平面部分凹入的一凹陷。...