半导体元件结构及其制备方法技术

本公开提供一种具有一绝缘体上覆硅区的半导体元件结构及其制备方法。该绝缘体上覆硅区具有一半导体基底；一埋入氧化物层，设置在该半导体基底上；以及一硅层，设置在该埋入氧化物层上。该半导体元件结构亦具有一第一浅沟隔离结构，穿经该硅层与该埋入氧化物层，且延伸进入该半导体基底中。该第一浅沟隔离结构具有一第一衬垫，接触该半导体基底与该硅层；一第二衬垫，覆盖该第一衬垫并接触该埋入氧化物层；以及一第三衬垫，覆盖该第二衬垫。该第一衬垫、该第二衬垫以及该第三衬垫包含不同材料。该第一浅沟隔离结构亦具有一第一沟槽填充层，设置在该第三衬垫上且借由该第三衬垫而与该第二衬垫分隔开。第二衬垫分隔开。第二衬垫分隔开。

【技术实现步骤摘要】
半导体元件结构及其制备方法


[0001]本申请案主张2021年5月3日申请的美国正式申请案第17/306,254号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
[0002]本公开关于一种半导体元件结构及其制备方法。特别是有关于一种具有多衬垫的半导体元件结构及其制备方法。

技术介绍

[0003]对于许多现代应用，半导体元件是不可或缺的。随着电子科技的进步，半导体元件的尺寸变得越来越小，于此同时提供较佳的功能以及包含较大的集成电路数量。由于半导体元件的规格小型化，实现不同功能的半导体元件的不同型态与尺寸规模，整合(integrated)并封装(packaged)在一单一模组中。再者，许多制造步骤执行于各式不同型态的半导体装置的整合(integration)。
[0004]然而，所述半导体元件的制造与整合包含许多复杂步骤与操作。在所述半导体元件中的整合变得越加复杂。所述半导体元件的制造与整合的复杂度中的增加可造成多个缺陷。据此，有持续改善所述半导体元件的制造流程的需要，以便对付所述缺陷并可加强其效能。
[0005]上文的「先前技术」说明仅提供
技术介绍
，并未承认上文的「先前技术」说明揭示本公开的标的，不构成本公开的先前技术，且上文的「先前技术」的任何说明均不应作为本案的任一部分。

技术实现思路

[0006]本公开的一实施例提供一种半导体元件结构。该导体元件结构包括：一井区，设置在一半导体基底中，其中该半导体基底在该井区下方的一区具有一第一导电类型，且该井区具有一第二导电类型，该第二导电类型与该第一导电类型为相反；一垫氧化物层，设置在该半导体基底上；一垫氮化物层，设置在该垫氧化物层上；一第一浅沟隔离结构，穿经该垫氧化物层与该垫氮化物层，并延伸进入该井区中，其中该第一浅沟隔离结构包括：一第一衬垫，接触该井区；一第二衬垫，覆盖该第一衬垫并接触该垫氧化物层与该垫氮化物层；一第三衬垫，覆盖该第二衬垫，其中该第一衬垫、该第二衬垫与该第三衬垫包含不同材料；以及一第一沟槽填充层，设置在该第三衬垫上并借由该第三衬垫而与该第二衬垫分隔开。
[0007]在一些实施例中，该第一衬垫将该第二衬垫完全与该井区分隔开。
[0008]在一些实施例中，该第二衬垫的一上表面高于该第一衬垫的一上表面。
[0009]在一些实施例中，该第一衬垫包含氧化硅，该第二衬垫包含氮化物，而该第三衬垫包含氮氧化硅，该第二衬垫与该第一沟槽填充层之间存在一第一蚀刻选择性，该第三衬垫与该第一沟槽填充层之间存在一第二蚀刻选择性。
[0010]在一些实施例中，该半导体元件结构还包括：一第二浅沟隔离结构，穿经该垫氧化物层与该垫氮化物层，并延伸到该井区中，其中该第二浅沟隔离结构包括：一第二沟槽填充
层；以及一第四衬垫，将该第二沟槽填充层与该垫氧化物层、该垫氮化物层以及该井区分隔开。
[0011]在一些实施例中，该第一导电类型为n型，而该第二导电类型为p型，其中该第一浅沟隔离结构的一下表面与该第二浅沟隔离结构的一下表面高于该井区的一下表面。
[0012]在一些实施例中，该第一浅沟隔离结构设置在一阵列区中，而该第二浅沟隔离结构设置在一周围电路区中。
[0013]本公开的另一实施例提供一种半导体元件结构的制备方法。该制备方法包括：形成一垫氧化物层在一半导体基底上；形成一垫氮化物层在该垫氧化物层上；形成一浅沟槽以穿经该垫氮化物层与该垫氧化物层，并延伸进入该半导体基底中；形成一第一衬垫在该半导体基底在该浅沟槽中的各侧壁以及一下表面上；形成一第二衬垫在该第一衬垫上；形成一第三衬垫在该第二衬垫上；以在该第三衬垫上的一沟槽填充层填满该浅沟槽一余留部；以及平坦化该第二衬垫、该第三衬垫以及该沟槽填充层以暴露该垫氮化物层，其中该第一衬垫与该第二衬垫的所述余留部、该第三衬垫以及该沟槽填充层共同形成一浅沟隔离结构在一阵列区中。
[0014]在一些实施例中，形成该第二衬垫直接接触该垫氧化物层的各侧壁以及该垫氮化物层的各侧壁。
[0015]在一些实施例中，该第二衬垫与该沟槽填充层之间存在一第一蚀刻选择性，该第三衬垫与该沟槽填充层之间存在一第二蚀刻选择性。
[0016]在一些实施例中，在形成该垫氧化物层之前，该制备方法还包括：形成一埋入氧化物层在该半导体基底上；以及形成一硅层在该埋入氧化物层上，其中该浅沟槽穿经该埋入氧化物层与该硅层，其中该第一衬垫的制作技术包含在该硅层与该半导体基底上执行一氧化制程。
[0017]在一些实施例中，该第二衬垫的制作技术包含一快速热氮化制程，而该第三衬垫的制作技术包含一原位蒸汽产生制程。
[0018]在一些实施例中，在形成该垫氧化物层之前，该制备方法还包括形成一井区在该半导体基底中，其中该井区为p型，且该半导体基底在该井区下方的一区为n型，其中在形成该浅沟槽之后，该浅沟槽的一下表面高于该井区的一下表面。
[0019]本公开提供一种半导体元件结构及其制备方法的一些实施例。在一些实施例中，该半导体元件结构具有一浅沟隔离结构，设置在一半导体基底中(或是在一绝缘体上覆硅(SOI)区中)。该浅沟隔离结构具有一第一衬垫、一第二衬垫、一第三衬垫以及一沟槽填充层，该第一衬垫接触该半导体基底，该第二衬垫覆盖该第一衬垫，该第三衬垫覆盖该第二衬垫，该沟槽填充层设置在该第三衬垫上。由于有多衬垫设置在该沟槽填充层与该半导体基底之间，所以在接下来的蚀刻制程期间，可保护有该浅沟隔离结构为界面的半导体基底的各侧壁避免暴露。此可避免在接下来的处理步骤中该半导体元件的电性短路。可强化元件效能。
[0020]上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求书标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属

中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求书所界定的本公开的精神和范围。
附图说明
[0021]参阅实施方式与权利要求书合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号指相同的元件。
[0022]图1是部分结构示意图，例示本公开一些实施例的一例示集成电路，包含一阵列区以及一周围电路区。
[0023]图2是剖视示意图，例示本公开一些实施例的半导体元件结构的一单元胞区(cell area)。
[0024]图3是剖视示意图，例示本公开一些实施例的半导体元件结构的一周围电路区(peripheral circuit area)。
[0025]图4是剖视示意图，例示本公开一些实施例的半导体元件结构的一单元胞区。
[0026]图5是剖视示意图，例示本公开一些实施例的半导体元件结构的一周围电路区。
[0027]图6是流程示意图，例示本公开一些实施例的半导体元件结构的单元胞区的制备方法本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件结构，包括：一井区，设置在一半导体基底中，其中该半导体基底在该井区下方的一区具有一第一导电类型，且该井区具有一第二导电类型，该第二导电类型与该第一导电类型为相反；一垫氧化物层，设置在该半导体基底上；一垫氮化物层，设置在该垫氧化物层上；一第一浅沟隔离结构，穿经该垫氧化物层与该垫氮化物层，并延伸进入该井区中，其中该第一浅沟隔离结构包括：一第一衬垫，接触该井区；一第二衬垫，覆盖该第一衬垫并接触该垫氧化物层与该垫氮化物层；一第三衬垫，覆盖该第二衬垫，其中该第一衬垫、该第二衬垫与该第三衬垫包含不同材料；以及一第一沟槽填充层，设置在该第三衬垫上并借由该第三衬垫而与该第二衬垫分隔开。2.如权利要求1所述的半导体元件结构，其中该第一衬垫将该第二衬垫完全与该井区分隔开。3.如权利要求1所述的半导体元件结构，其中该第二衬垫的一上表面高于该第一衬垫的一上表面。4.如权利要求1所述的半导体元件结构，其中该第一衬垫包含氧化硅，该第二衬垫包含氮化物，而该第三衬垫包含氮氧化硅；该第二衬垫与该第一沟槽填充层之间存在一第一蚀刻选择性，该第三衬垫与该第一沟槽填充层之间存在一第二蚀刻选择性。5.如权利要求1所述的半导体元件结构，还包括：一第二浅沟隔离结构，穿经该垫氧化物层与该垫氮化物层，并延伸到该井区中，其中该第二浅沟隔离结构包括：一第二沟槽填充层；以及一第四衬垫，将该第二沟槽填充层与该垫氧化物层、该垫氮化物层以及该井区分隔开。6.如权利要求5所述的半导体元件结构，其中该第一导电类型为n型，而该第二导电类型为p型，其中该第一浅沟隔离结构的一下表面与该第二浅沟隔离结构的一下表面高于该井区的一下表面。7.如权利要求5所述的半导体元件结构，其中该第一浅沟隔离结构设置在一阵列区中，而该第二浅沟隔离...

【专利技术属性】
技术研发人员：薛宇涵，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：