本发明的一实施例提供一种具有细微图案的半导体元件的制备方法，其包含下列步骤：提供一半导体基板；形成一第一光致抗蚀剂层于该半导体基板上；形成一第二光致抗蚀剂层于该第一光致抗蚀剂层上；以及进行一曝光工艺以改变该第一光致抗蚀剂层的至少一第一区...

本发明公开了一存储单元，包含第一开关元件、第二开关元件以及电容。第一开关元件包含：控制端，耦接至选择线，该第一开关元件由该选择线控制；第一端，耦接至平行在该选择线的位元线。第二开关元件包含：第一端，耦接在该第一开关元件的第二端；控制端，...

本发明公开了一种防止一第一锁存器和一第二锁存器之间的设定失败的电路及方法，该电路包含一模拟组合逻辑电路和一时钟脉冲比较模块。该模拟组合逻辑电路设定以接收针对该第一锁存器的一第一时钟脉冲信号并产生该第一时钟脉冲信号的延迟版本的一第一延迟时...

本发明公开了一种检测和记录芯片失败的电路，包含一共用错误总线、多个错误检测模块和一控制中心。各错误检测模块设定以接收至少一数据信号以决定发生芯片失败事件，并据以在该共用错误总线非忙碌时，于该共用错误总线上广播一失败码。该控制中心设定以记...

一种具有经改善绝缘特性的介电层的制造方法，包括：提供介电层，该介电层具有第一电阻率；对该介电层施行氢电浆掺杂制程；以及回火该介电层，其中该介电层在该回火之后具有高于该第一电阻率的第二电阻率。

本发明公开了一种差分接收器，包含一第一放大电路和一第二放大电路。该第一放大电路包含一第一PMOS晶体管差分对、一第一电流源和一第一负载电阻区。该第二放大电路包含一第二NMOS晶体管差分对、一第二电流源和一第二负载电阻区。根据该第一和第二...

本发明公开了一种集成电路装置及其制备方法，本发明的集成电路装置的一实施例，包含一下晶片，具有一第一介电区块及一第一导电区块，该第一导电区块设置于该第一介电区块之上；至少一堆叠晶片，具有一第二介电区块及一第二导电区块，该第二导电区块设置于...

本发明提供一种栅极结构，包括介电层、栅极导体层以及顶盖堆叠结构。栅极导体层位于基底上。介电层位于栅极导体层与基底之间。栅极导体层位于顶盖堆叠结构与介电层之间。顶盖堆叠结构位于栅极导体层上，其包括至少两层材质不同且相接触的绝缘材料层。基于...

本发明公开了半导体组件的细微图案的制造方法，此方法包含在基底上依序形成基础层、第一屏蔽图案以及第二屏蔽图案，第一屏蔽图案具有第一宽度的相同特征及倾斜侧壁，第二屏蔽图案具有第二宽度的相同特征，其中任两个相邻的倾斜侧壁之间的最小距离等于第二...

本发明提供一种元件的制造方法与平坦化制程。该方法提供一基底，基底上已形成有多个图案以及位于图案之间的多个开口。于图案上形成一第一液态支撑层，第一液态支撑层填入开口中。将第一液态支撑层转变成一第一固态支撑层，第一固态支撑层包括形成于开口中...

本发明提供一种集成电路装置及其制备方法，其中一实施例揭示的一种集成电路装置包含一下晶片，具有一第一环形介电区块；至少一堆叠晶片，设置于该下晶片上，其中该下晶片具有一第二环形介电区块，该下晶片及该堆叠晶片以一中间黏着层予以接合，且在该下晶...

本发明公开一种制造沟渠隔离结构的方法，其在基底中形成沟渠，至少在沟渠中形成衬层，至少在沟渠侧壁上形成前驱层，并使前驱层转变为体积较大且填满沟渠的绝缘层。依照沟渠宽度以及前驱层的材质转变为绝缘层的材质时的体积膨胀比设定前驱层的厚度，即可得...

本发明提供动态晶圆对位方法及曝光扫瞄系统，曝光扫瞄系统包含曝光设备、光学感测设备以及晶圆平台，并具有扫瞄路径。此方法包含以下步骤：(a)提供具有多个曝光照射区的晶圆，每个曝光照射区上具有多个对位记号；(b)在晶圆上形成光阻层；(c)利用...

一种集成电路装置，该集成电路装置包含一半导体基板，具有一第一区域及一第二区域；一导电插塞，设置于该半导体基板的第一区域；至少一主动元件，设置于该半导体基板的第二区域：一导电层，电气连接该导电插塞及该主动元件且由该第一区域向该第二区域延伸...

本发明提供一种存储装置及其制造方法，该存储装置包括：多个隔离层及多个沟槽填充物在一方向以交替方式配置、多个台地状结构位于所述多个隔离层及所述多个沟槽填充物之间、及多个字元线，每一字元线叠置于该每一台地状结构的一侧面。在本发明的一实施例中...

本发明提供一种存储装置及其制造方法，该存储装置包含：一台地状结构及一字元线。该台地状结构具两相对侧表面，且包含至少一对的源/漏极区及至少一沟道基部区，该至少一沟道基部区相对于该至少一对的源/漏极区。该字元线包含两线性段和至少一互连部。各...

本发明公开了一种集成电路结构及其制备方法，该制备方法包含下列步骤：提供一半导体基板，具有一第一侧及一第二侧，该第二侧与第一侧相对；形成一孔洞，其从该第一侧延伸进入该半导体基板；在该孔洞填入导电材料；进行一薄化工艺以局部去除该半导体基板的...

本发明揭示一种集成电路装置及其制造方法，该集成电路装置包含一下晶圆、设置于该下晶圆上的至少一堆叠晶圆、以及至少一导电插塞，其贯穿该堆叠晶圆且深入该下晶圆，其中该下晶圆及该堆叠晶圆以一中间黏着层予以接合，且在该下晶圆及该堆叠晶圆之间没有焊...

本发明揭示一种隔离结构的制备方法及其半导体元件，该半导体元件包含一基板及一隔离结构，该隔离结构包含设置于该基板中的一沟槽、设置于该沟槽的下部的一下填充层以及设置于该下填充层之上的一上填充层，其中该下填充层的密度大于该上填充层的密度，或该...

一种测试系统，其包括测试机台以及待测装置。测试机台根据第一操作时脉，输出至少两个测试向量，并根据测试结果，得知所述待测装置是否正常。待测装置根据第一操作时脉，接收测试向量，再根据第二操作时脉，处理测试向量，用以产生所述测试结果。第一操作...