本发明公开一种埋入式位线结构、具其之场效晶体管结构及其制法，其中，基底包括具有原始上表面的绝缘层及位于绝缘层原始上表面上的半导体层。位线设置于沟槽下部的主动区的一侧。位线包括第一部分及第二部分。第一部分位于绝缘层中并低于绝缘层的原始上表...

一种半导体封装结构包含：基底，包含芯片设置区和锚桩设置区，且锚桩设置区围绕芯片设置区；芯片，设于芯片设置区内的基底上；多个线型沟槽，在锚桩设置区中；封装体，包覆芯片；锚桩，嵌入各线型沟槽，将封装体锁固于基底。

一种产生可调整直流斜度的电压产生系统，包含第一级电路、第二级电路及第三级电路。第一级电路接收一个不会随着制程、电压、温度的变化而改变的参考电压，并产生一个与电压无关的电压独立电流。第二级电路耦接于第一级电路，用来产生一个与电压有关的电压...

本发明披露了一种由温度与工艺所驱动的参考电压产生电路。该参考电压产生电路包含比较器、第一电阻、第一晶体管及第二、第三可变电阻。比较器的第一输入端接收一个不会随着工艺－电压－温度的变化而改变的参考电压，其输出端产生第二参考电压并回授至第二...

本发明提供一种存储器元件的堆叠电容器及其制造方法，其中制造方法包括提供一基底；形成一包括多个第一开口的图形化牺牲层于基底上方；顺应性形成一第一导电层于图形化牺牲层上且填入上述第一开口中；形成一第二导电层于第一导电层上，密封上述第一开口，...

本发明公开一种具有锚桩的半导体封装结构，包含：基底包含上表面和下表面，其中上表面包含芯片设置区和通孔设置区围绕芯片设置区、芯片，设置于芯片设置区、多个通孔设于通孔设置区以及封装材料，包覆芯片并且填入各个通孔。

本发明涉及可动态校准致能其系统的致能时间的电压产生系统及方法。该电压产生系统，可动态校准用来致能该系统的致能时间，其包含有：电压产生电路，用来产生输出电压；震荡器，耦接于电压产生电路，根据致能讯号以特定频率产生输出电压来驱动电压产生电路...

本发明涉及一种在特定操作模式下可降低功率消耗的芯片系统及其方法。该在特定操作模式下可降低功率消耗的芯片系统，包含有一ＤＤＲ３芯片、一时钟以及一存储器控制器。ＤＤＲ３芯片包含有多个焊垫以及一存储体阵列，存储体阵列包含有多个存储体，其中每一...

本发明揭示一种可动态地增加其电流容量的泵浦系统，包含有：一泵浦电路，用来提供一输出电压；一震荡器，用来依据一泵浦致能讯号来驱动该泵浦电路操作于一特定频率之下；一限制器，耦接于该震荡器以及该泵浦电路，用来依据该泵浦电路所回授的该输出电压来...

本发明提供一种晶片晶背研磨工艺。首先提供第一组件与第二组件，该第一组件包括第一半导体晶片，而该第二组件包括第二半导体晶片，其中该第一、第二组件利用介于该第一、第二半导体晶片的有源面之间的至少一热融胶膜粘合在一起，接着利用该第二组件作为载...

一种快闪存储器单元及快闪存储器单元的操作方法，该快闪存储器单元包含设置于一半导体基板中的一第一电荷攫取区及一第二电荷攫取区、设置于该第一电荷攫取区的一第一侧的该半导体基板中的一第一掺杂区、设置于该第一电荷攫取区的一第二侧的该半导体基板中...

一种集成电路结构及存储器阵列，该集成电路结构包含以阵列方式设置于一基板上的多个第一掺杂区、设置于该基板中的多个埋入式位元线、设置于该基板的一上表面的多个表面式位元线。该阵列具有奇数列及偶数列，各偶数列紧邻于一相对应的奇数列，各埋入式位元...

本发明披露了一种讯号接收器以及电压补偿方法。该讯号接收器包含有一第一输入端点、一第二输入端点、一第一晶体管、一第二晶体管以及一可变负载。该第一晶体管以及该第二晶体管均包含有一栅极、一第一电极以及一第二电极，该第一晶体管的栅极耦接于该第一...

一种采用分段金线架构的半导体封装构件，包含有基板，其上设有至少一引线手指；半导体芯片，设于该基板的上表面；至少一主动接合垫，设于该半导体芯片上；至少一假接垫，设于该半导体芯片上；第一接合导线，电连接该至少一主动接合垫与该至少一假接垫；第...

本发明提供交错式存储器阵列装置具有ＣＢＲＡＭ与ＲＲＡＭ堆叠。上述交错式存储器阵列装置包括一第一组实质上相互平行的导线，一第二组实质上相互平行的导线，其位向实质上垂直于该第一组相互平行的导线，以及多个存储器堆叠所构成的一阵列，设置于该第一...

一种电子元件封装体的测试装置及测试方法，该测试装置含测试槽座，具有第一部分及其上的第二部分，第一部分具有凹槽，以承接待测电子元件封装体，其具有多个外部端点，且排成端点配置；可交替插板，设于第一与第二部分之间，且部分延伸于凹槽上，且含多个...

本发明是有关于一种半导体制造工艺。首先，提供一晶圆，其中晶圆上已形成材料层及曝光后的光阻层，且晶圆具有中心区及边缘区。然后，改变曝光后的光阻层的性质，使得曝光后的光阻层在中心区的关键尺寸不同于其在边缘区的关键尺寸。在改变曝光后的光阻层的...

本发明提供微影－微影－蚀刻双图案化方法。上述微影－微影－蚀刻双图案化方法是通过使用硅烷化固定反应，其包括：提供一基底具有一第一光致抗蚀剂层于其上，实施一第一微影工艺以产出第一图案化结构于该基底上，实施一硅烷化固定反应于该第一图案化结构，...

本发明公开了一种存储单元结构、存储器阵列及其制造方法。本发明的存储单元结构具有嵌入式双栅极鳍状晶体管。该晶体管结构包含有半导体基底，其具有上表面及由该上表面向下延伸的侧壁，其中该侧壁包含垂直上侧壁表面及底部侧壁凹陷结构；第一沟槽填充介电...

本发明公开了一种动态随机存取内存结构及其制造方法，该结构包含有一凹入式栅极晶体管，位于基底内；一沟槽电容结构，位于基底中，沟槽电容结构与凹入式栅极晶体管的第一源／漏极电性连接；一第一导电结构，位于沟槽电容结构上而与沟槽电容结构接触；一堆...