采用分段金线架构的半导体封装构件制造技术

一种采用分段金线架构的半导体封装构件，包含有基板，其上设有至少一引线手指；半导体芯片，设于该基板的上表面；至少一主动接合垫，设于该半导体芯片上；至少一假接垫，设于该半导体芯片上；第一接合导线，电连接该至少一主动接合垫与该至少一假接垫；第二接合导线，电连接该至少一假接垫与该至少一引线手指；以及膜封材料，包覆住至少该半导体芯片。

【技术实现步骤摘要】

本专利技术涉及半导体封装
，特别是涉及一种改良的半导体集成电路封装构 件，采用分段金线架构，如此使金线有较强的强度支撑，避免模流冲击造成金线脱落的问题。
技术介绍
动态随机存取存储器(DRAM)主要是朝满足高容量与高效能两个方向发展。单 颗DRAM的封装技术发展，在追求高效能的方向发展上，以最短的内部路径配合二维系 统单芯片O-dimensional System-on-Chip或2D_SoC)解决方案为主。但是SoC架构 下的DRAM，其在达成高容量的需求部分，却显得不足。为了达成高容量的需求，业界于 是发展出各种DRAM堆叠封装技术，例如，引线接合(Stack by wire bond)、层叠封装 (Package-on-Package)、线路重布技术(RDL-Wire bond)、垂直式连接工艺技术(Vertical InterconnectionProcess)、金线-金线内连接技术(Gold to Gold Interconnection ；GGI)PiP (Package in Package) XSi^^o如本领域一般技术人员所知，封装的功能在于保护电路及芯片避免受到外界的外 力、灰尘、化学性的侵蚀等因素的干扰，及规则化、尺寸匹配等功能，并维持电路能正常运 作。封装占整个电子封装制造成本很大的比例，因此设计封装不仅仅只是挑选一种样式进 行组装，而要考虑到更多系统整合之后的因素。此外，由于电子封装产品尺寸的缩小，造成 芯片线路密集化及线路直径细小化，细小化的结果产生了许多问题如电磁干扰、高温、热应 力等问题。因此在设计其型式、结构尺寸及材料选用时，都必须审慎选择设计，以避免电子 封装产品在封装的制造过程中产生损坏或在使用阶段的可靠度问题等。目前主流的DRAM规格已由DDR1、DDR2快速的被DDR3取代，在高速、倍频的要求 下，IC封装体的1/0数也势必增加。采用引线接合工艺的3D堆叠封装，由于互连路径长度 较长，在封装模封工艺中，受模封材料(molding compound)的模流路径限制，常遇到冲线 (bonding wire sweep)问题，这是因为当模流的路径与金线方向不一致，金线受到模封材 料的冲击，导致金线脱落，金线脱离产生信号线短路或断路的结果，使产品电性失效。随着 DRAM容量需求增加，1/0数势必持续上升；此需求除了使金线数目增加，同时金线互连路径 长度也较长；当金线密度与长度增加，模封工艺中(moldingprocess)，模封材料(molding compound)的冲线问题也愈来愈严苛，亦愈来愈重要。过去为解决冲线的问题，有人利用CAD辅助模流分析，由此改善流道(runner)及 模穴(mold chase)设计，藉CAD达到模穴最佳化设计，改善并避免冲线问题的发生。也有利 用UV胶固定金线的方式，解决冲线的问题，此方法是在引线前，使用点胶机将UV胶涂布在 芯片适当的位置，再用UV光照射胶，使胶反应成为B-stage状态，具适当的粘性，此时再进 行引线工艺，因金线被UV胶固定，所以，在模封工艺中，即使模封材料(Molding Compound) 的模流路径与金线方向完全不一致，也不会使金线脱落。然而，上述模穴设计与模流分析的 时间与成本高，而采用UV胶固定金线的方式则需额外工艺或设备，及加工的时间，且UV胶的材料费用也不便宜。
技术实现思路
本专利技术的主要目的在提供一种采用分段金线架构及芯片上假接垫的新颖半导体 封装构件，使金线有较强的强度支撑，有效的避免模流冲击造成金线脱落的问题。根据本专利技术优选实施例，本专利技术提供一种半导体封装构件，包含有基板，其上设有 至少一引线手指；半导体芯片，设于该基板的上表面；至少一主动接合垫，设于该半导体芯 片上；至少一假接垫，设于该半导体芯片上；第一接合导线，电连接该至少一主动接合垫与 该至少一假接垫；第二接合导线，电连接该至少一假接垫与该至少一引线手指；以及膜封 材料，包覆住至少该半导体芯片。根据本专利技术的另一优选实施例，本专利技术提供一种半导体封装构件，包含有基板，其 上设有至少一引线手指；芯片堆叠结构，包含有第一半导体芯片设于该基板的上表面，以及 第二半导体芯片，堆叠在该第一半导体芯片上；至少一主动接合垫，设于该第二半导体芯片 上；至少一假接垫，设于该第二半导体芯片上；第一接合导线，电连接该至少一主动接合垫 与该至少一假接垫；第二接合导线，电连接该至少一假接垫与该至少一引线手指；以及膜 封材料，包覆住至少该芯片堆叠结构。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配 合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对 本专利技术加以限制者。附图说明图1为依据本专利技术优选实施例所绘示的半导体封装构件的俯视示意图。图2A为依据本专利技术另一优选实施例所绘示的三维半导体封装构件的俯视示意 图。图2B为沿着图2A切线1-1’所视的剖面示意图。附图标记说明la:半导体封装构件lb:半导体封装构件10 基板IOa:长条型开孔12:引线手指14:引线手指16:阵列锡球12a_12d:引线手指14a_14d:引线手指20 半导体芯片22a-22h 主动接合垫30 膜封材料32a-32d 接合导线34a-34d 接合导线42a-42d 接合导线44a-44d 接合导线101 上表面102 下表面112a-112d 假接垫114a-114d 假接垫122a 接合垫122b 接合垫124a 假接垫124b 假接垫132 接合导线134 接合导线142 接合导线144 接合导线200 芯片堆叠结构200a 上芯片200b 下芯片212:引线手指214:引线手指222a 接合垫222b 接合垫232:引线手指234:引线手指具体实施方式请参阅图1，其为依据本专利技术优选实施例所绘示的半导体封装构件的俯视示意图。 如图ι所示，半导体封装构件Ia包括基板10，例如封装基板，在基板10的上表面设有半导 体芯片20，以及膜封材料30，其至少包覆住半导体芯片20。根据本专利技术的优选实施例，在基板10的上表面提供有至少两排的引线手指 1加-12(1及14a-14d。根据本专利技术的优选实施例，引线手指12a_12d是在半导体芯片20的 一侧边沿着参考y轴排成直线，而引线手指Ha-Hd在半导体芯片20的相对于引线手指 12a-12d的另一侧边沿着参考y轴排成直线。根据本专利技术的优选实施例，在半导体芯片20的主动面的中央位置设有多个排成 单排的主动接合垫22a-22h。根据本专利技术的优选实施例，单排的主动接合垫22『2池在半 导体芯片20的中央位置同样是沿着参考y轴排列成直线，也就是说，单排的主动接合垫 22a-22h与半导体芯片20两侧边的两排引线手指lh-12d及Ha-14d是平行排列的。本专利技术的特征在于在半导体芯片20的主动面上另包含有两排的假接垫(dummy bond pad) 112a_l 12d 及 114a_l 14d,同样的，这两排假接垫 112a_l 12d 及 114a_l 14d 均沿着参考y轴各排列成直线，其中，从俯视图来看，单排的假接垫112a_112d位于单排的主动接 合垫22a-22h以及引线手指1加本文档来自技高网...

【技术保护点】
一种半导体封装构件，包含有：基板，其上设有至少一引线手指；半导体芯片，设于该基板的上表面；至少一主动接合垫，设于该半导体芯片上；至少一假接垫，设于该半导体芯片上；第一接合导线，电连接该至少一主动接合垫与该至少一假接垫；第二接合导线，电连接该至少一假接垫与该至少一引线手指；以及膜封材料，包覆住至少该半导体芯片。

【技术特征摘要】
US 2009-10-8 12/576,2201.一种半导体封装构件，包含有 基板，其上设有至少一引线手指； 半导体芯片，设于该基板的上表面； 至少一主动接合垫，设于该半导体芯片上； 至少一假接垫，设于该半导体芯片上；第一接合导线，电连接该至少一主动接合垫与该至少一假接垫； 第二接合导线，电连接该至少一假接垫与该至少一引线手指；以及 膜封材料，包覆住至少该半导体芯片。2.根据权利要求1所述的半导体封装构件，其特征在于该至少一假接垫的尺寸大于该 至少一主动接合垫的尺寸。3.根据权利要求1所述的半导体封装构件，其特征在于该至少一假接垫具有足够容纳 该第一、第二接合导线的弓I线接合面积。4.根据权利要求1所述的半导体封装构件，其特征在于该至少一假接垫在电性上为浮置。5.一种半导体封装构件，包含有 基板，其上设有至少一...

【专利技术属性】
技术研发人员：陈仁君，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]