一种地址生成电路，具有：第一开关晶体管，第二开关晶体管，熔丝单元，电源接通复位电路，输出用于控制第一开关晶体管开／关状态的第一复位信号和用于控制第二开关晶体管开／关状态的第二复位信号。该地址生成电路还包括锁存电路，用于锁存和输出对应于熔...

在执行把数据写入到存储单元的过程中，把正电压（在大约电源电压Ｖｃｃ的１／２到电源电压的范围内的电压）提供到用于把参考电压提供到存储单元的一条线路（存储单元电源线）。即使位线和存储单元电源线短路，至少在锁存缓冲器单元中的一个节点与位线电连...

本发明的非易失半导体存储器的组成为：存储单元阵列，包含分布在多个位线与字线交叉点处并连接到位线路的多个存储单元；以及写入电路，该电路在写入操作期间接收地址信号，并向连接到按址信号选择的存储单元的位线提供位线电压。写入电路基于地址信号，取...

在一种具有多个操作模式并且可以通过所需的最少控制执行对每个模式的内部信号的切换控制而减少消耗的电流的半导体存储器件、其控制方法以及半导体存储器件的控制方法中，提供：地址切换电路（１３），用于在刷新模式时把来自刷新计数器（１４）的刷新地址...

保证访问效率并降低电流消耗的存储器件。存储器件包含根据第一地址和第二地址排列的多个存储器单元，所述第一地址和第二地址定义了指示存储器件逻辑形状的逻辑地址映射。地址映射改变单元与存储器阵列实际相连，并且接收用于生成第一地址的第一地址信号和...

提供了半导体存储器件和冗余判断方法，在执行静态型冗余判断操作时可降低电流消耗。一旦设置为无代替辅助存储单元，非冗余设置信号Ｊｄｇ取高逻辑电平，比较单元３不启动，其操作停止。逻辑固定单元５连接各个比较结果Ｅ０－ｎ。逻辑固定单元５响应高逻辑...

一旦通过第三开关在第一周期的第一半接收到第二节点的电平，保持电路马上将其输出作为指示保险丝熔断状态的保险信号。由于第三开关在第一周期的第二半关闭，其后发生的第二节点的电平改变不会影响保持电路中的数据，由此防止了保持电路的故障。由于保险丝...

一种具有多位输出结构的存储电路，它包括： 带有普通元阵列和冗余元阵列的存储芯，后者具有许多存储元； Ｎ个输出终端，它对应于输出读自所述存储芯的Ｎ位输出； 设置在所述输出终端和所述存储芯之间的输出电路，它检测每一个读自所...

本发明提供一种半导体存储器件及其刷新控制方法，以实现一种刷新操作，它对于执行独立于外部访问操作的刷新操作实现低电流消耗操作时，不会给外部访问操作带来任何问题，而在该控制方法中，在外部访问的执行期间，刷新操作是被禁止的。在这期间，对于第一...

在进行独立于外部存取操作的刷新操作的情形中，给出了半导体存储器的数据存取方法和半导体存储器，其中设置了适合于外部存取操作和刷新操作中每一个的时间。当时间测定启动信号“ＳＩＮ”进入路径开关装置时，该路径开关装置与受外部存取操作启动信号ＲＥ...

在铁电存储器中，有多条字线、与之交叉的多条位线、在这些交叉点上有铁电电容器的多个存储器单元以及能够与位线连接的多个校正电容器。多个校正电容器中至少有一些与位线连接，从而能够将位线电容提高预定量。

一种半导体存储器件，其中包括存储器组，其被分为包括第一存储块和第二存储块的多个存储块。第一读出放大器控制单元响应第一激活信号，激活与第一存储块相连接的读出放大器。第二读出放大器控制单元响应第二激活信号，激活与第二存储块相连接的读出放大器...

一个半导体存储器防止在读取时降低容限。在特定的时间段内对在要被读取的存储单元中的漏极和被充电位线之间的一条处于浮置状态的位线进行充电。

一种通过ＣＡＭ减小电能消耗的半导体存储器。一个存储电路具有表示是否激活每个存储字块的多个信息模式。如果用于在从已经存储于该存储电路中的多个信息模式中指定一个预定模式的指定信息被输入，则一个激活电路根据所指定模式激活每个内容可寻址存储字块...

在此一种提供半导体存储器件的控制方法以及半导体器件，其能够在连续数据存取操作之后缩短预充电操作时间，而不造成存储单元的恢复电压的下降以及启动数据存取时间的延迟。一条被激活的字线ＷＬ０被在位线对（ＢＬ０和／ＢＬ０、．．．、ＢＬＮ和／ＢＬＮ...

一更新控制电路在一预设周期内产生一更新请求。第一脉冲串控制电路根据一存取命令输出一预设数量的选通信号。通过一存取命令执行一脉冲串存取操作。一数据输入／输出电路同步于该选通信号连续输入要传输到一存储单元阵列中的数据或连续输出由存储单元阵列...

一种半导体存储器件，其执行用于数据保留的刷新，具有停止刷新的断电模式。该器件包括一个请求产生电路（１９），用于用一个振荡电路所产生的振荡信号产生一个刷新请求信号（ｒｅｑ）。该振荡电路响应一个断电模式进入信号（ＮＡＰｅ）而停止振荡信号的产...

一种非易失性半导体存储器包括： 非易失性存储单元，用于存储对应于数据的电荷；以及 存储单元驱动部分，用于驱动该存储单元； 其中该存储单元驱动部分执行第一判断处理，其在第一判断条件下判断从该存储单元读出的数据是否合格／不...

本发明涉及一种缩短刷新操作时间的半导体存储器。用于地址的ＲＥＦ－ＡＣＴ比较电路比较刷新请求信号（ｓｒｔｚ）和有效请求信号（ａｔｄｐｚ），并且在有效请求信号（ａｔｄｐｚ）之前已经输入了刷新请求信号（ｓｒｔｚ）的情况下将刷新地址入口信号（ｉ...

一种半导体存储器件，其具有第一访问模式和第二访问模式，所述半导体存储器件包括仲裁器（１３）和信号发生电路（１４），所述仲裁器接收用于进入第一访问模式的第一进入信号（ｒｄ－ｃｍｄ）和用于进入第二访问模式的第二进入信号（ｒｅｆ－ｒｅｑ），根...