一种半导体器件，其特征在于，包括：　　　　信息存储部，存储有控制参数信息，基于命令电源接通后的第一个初始化操作的第一初始化信号，所述控制参数信息被开始读取，基于命令第二个初始化操作的第二初始化信号，所述控制参数信息被结束读取；　　　　信...

一种半导体存储装置，其与外部控制信号同步地进行连续的数据输出操作，其特征在于包括：输出控制端子，其输入作为数据的输出控制命令的同时，兼有连续数据输出时的中止命令的输出控制信号；同步化电路，其连接到上述输出控制端子，并与上述外 ...

一种半导体装置，该半导体装置将逻辑部和存储部混装，并具有测试模式，其特征在于，　　　　前述存储部具有：　　　　动作控制电路，从前述逻辑部接收包含地址、数据和指令的输入信号，根据前述输入信号，执行前述数据的读出／写入动作；　　　　测试用存...

当内部访问请求与外部访问请求发生冲突时，仲裁器判断内部访问请求和外部访问请求中哪个具有更高的优先级。冗余判断电路根据内部访问请求和外部访问请求中的每个请求，判断出要访问常规存储器单元和冗余存储器单元中的哪个单元。当仲裁器赋予内部访问请求...

一种半导体存储器，其中形成用于再生第一存储器块的数据的多个第一存储器块和一个第二存储器块。当读命令与刷新命令彼此冲突时，读控制电路根据刷新命令访问第一存储器块并利用第二存储器块再生读数据。当写命令与刷新命令彼此冲突时，写控制电路根据命令...

非接触ＩＣ记录介质、记录介质管理程序及记录介质管理方法。响应于来自读／写器的无线电指令进行工作的非接触ＩＣ记录介质包括：写保护区设置单元，其设置禁止数据写入的写保护区；区域判断单元，其在接收到用于写入的数据时，判断要写入数据的区域是否为...

在安装有非易失性存储器的半导体装置中设置复位输入控制电路，即使从外部提供了复位信号，在来自非易失性存储器的ＢＵＳＹ／ＲＥＡＤＹ信号有效的期间，该复位输入控制电路也不把复位信号提供给非易失性存储器。通过复位输入控制电路，由于非易失性存储器...

将用于传输漏电压的传输晶体管与可电重写的非易失性存储单元相连。操作控制电路控制用于增大存储单元的阈值电压的编程操作，以及在编程操作之前和之后执行以检验存储单元的阈值电压的校验操作。在校验操作期间，漏极切换电路将传输晶体管的栅极与用于提供...

本发明公开了一种电路，该电路使具有不同定时的并行数据同步以用于传输。该同步数据传输电路包括多个第一触发电路、多个延迟电路和多个第二触发电路，其中在所述多个第一触发电路中，利用数据选通信号来设置并行数据。通过将第二触发电路配置为分担延迟量...

提供一种具有用于提供电能的驱动器晶体管的半导体存储器件，其可以在非激活过程中减少泄漏电流，并且在激活过程中保证用于读出放大器的足够供电能力。栅极宽度被与位线方向相垂直地提供在每两个位线对间距处，并且电源电压ＶＤＤ和参考电压ＶＳＳ被馈送到...

本发明提供了一种光记录介质，包括：全息记录层，通过全息技术在该全息记录层上记录信息；固定到全息记录层的至少一个主表面的遮光组件；用于控制遮光组件的透光状态的控制电极，其中，遮光组件具有通过在记录单元区域基础上划分遮光组件而获得的多个像素...

本发明提供一种软错误纠正方法、存储控制设备及存储系统。该软错误纠正方法用于存储系统，该存储系统具有：多个内存存取控制器，用于以同步周期存储字节片式的数据的ｎ个内存；以及一个系统控制器，其接收来自多个ＭＰＵ中的任一个ＭＰＵ的内存存取，并向...

一种用于在存储控制电路中进行地址错误检验的方法，存储控制电路将数据存储在由地址指定的存储区域中，其中，该方法用偶数比特对分配给地址的第一编码进行编码；用奇数比特对分配给写入存储单元数据的第二编码进行编码；基于第一和第二编码产生检验码，并...

半导体存储器件包括数量为Ｎ的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施Ｎ次存取操作。

本发明提供了一种半导体存储器设备和使用该设备的半导体集成电路系统以及半导体存储器设备的控制方法。本发明的一个目的在于提供可以减少访问次数以减轻控制单元上的负担并且方便了电路板设计的半导体存储器设备，使用该设备的半导体集成电路系统，以及半...

预充电电压生成电路根据周围温度输出多种预充电电压的某一种。预充电电路在动态存储器单元的非存取过程中，将预充电电压提供给位线。读出放大器对从动态存储器单元读取到位线上的数据信号的电压和所供给的预充电电压的差进行放大。通过根据周围温度来改变...

地址译码器、存储装置、处理器装置、以及地址译码方法。地址译码器包括：多个译码单元（１３），各由组合逻辑电路构成；取反电路（１６），对所述译码单元（１３）的输出进行取反；“与”电路（１４），在已由所述取反电路（１６）取反的所述译码单元（１...

本发明提供了一种存储模块，其具有安装于其上并且与时钟信号同步工作的存储器件的阵列，其中制定规定以能够根据存储模块的使用状况精细地调谐时钟相位。所述具有安装于其上并且与时钟信号同步工作的存储器件的阵列的存储模块包括：锁相环电路，所述锁相环...

本发明公开了一种半导体存储器、存储系统和半导体存储器的操作方法。半导体存储器响应于外部提供的存取请求而在多个存储块之一上执行存取操作。在这时，响应于存取请求，存储控制单元在存储块之一上执行存取操作并且在没有执行存取操作的存储块中的至少一...

一种半导体存储器设备包括：被配置为并行输入／输出第一数据和第二数据的存储器，其中第一数据是预定数目的位的全部或一部分，第二数据由校正这预定数目的位的差错所必需的多个位组成；被配置为响应于提供到存储器的地址信号而提供冗余切换信息的单元；以...