存储控制电路及存储控制电路中的地址错误检验方法技术

一种用于在存储控制电路中进行地址错误检验的方法，存储控制电路将数据存储在由地址指定的存储区域中，其中，该方法用偶数比特对分配给地址的第一编码进行编码；用奇数比特对分配给写入存储单元数据的第二编码进行编码；基于第一和第二编码产生检验码，并将检验码存储在相应于被写到存储单元的数据的存储单元中；以及基于从存储单元读取的数据、相应于数据读取的检验码及读取地址进行错误检查，从而检测多比特地址错误。

【技术实现步骤摘要】

本专利技术涉及一种用于存储器等的存储控制电路，并且更具体地涉及一种用于检测有关地址的多比特错误的存储电路以及该存储控制电路中检验错误的方法。
技术介绍
在用于存储器等的存储控制电路中存储区域是由地址来指定，以将数据输入到存储控制电路或从存储控制电路输出。例如，将所需的数据写入由地址指定的存储区域，反之，将数据从由地址指定的存储区域读出。通常，由于各种原因(例如信号线中的噪声、用来在信号线之间进行传送的有故障的缓冲器、信号线中的开断、由电磁波引起的软件错误)，存储控制电路可能产生包括地址格式错误，或者数据值反转或固定为0或1这类错误。在数据写期间出现地址错误的情况下，例如，数据被写入的存储区域不同于位于所需地址的存储区域。这可能导致结合存储控制电路的诸如PC(个人计算机)之类的信息处理装置失控。同样，待写的数据中的错误可能导致信息处理装置失控，因此这是不希望出现的。同样，数据读取期间的地址或者数据错误会严重影响结合存储控制电路的信息处理装置。为此，在传统的实例中提出了错误检测技术。例如，在日本专利申请公开No.1980-8617、1978-62936、1996-235793、1990-206855及1977-2244中描述了纠错码(ECC)的产生，其能够利用存储装置中存储的地址信息和数据校正单一比特错误及检测两比特错误。另一方面，图1示出了一种根据现有技术的错误检测方法。图1示出了存储控制电路的一个实例，其能够基于地址及数据的奇偶性产生检验码，并将检验码与数据一起写到指定的地址。地址奇偶检验码产生电路11基于写入数据指定的地址的奇偶比特(如图1实例中的奇数奇偶性)产生地址码103。图1示出了由地址奇偶检验码产生电路11产生比特图形的实例。“X”标志表示当奇偶比特为1时处于高电平的那些比特。数据检验码产生电路12基于待写数据产生数据码104。尽管没有示出，但由数据检验码产生电路12产生的比特图形(bit pattern)被设计为提供所需的编码。在图1的情况，给定地址101(“01010101”)的奇偶比特(奇数奇偶性)为1。因此，产生“11111000”即开始的五比特被设置为高电平的编码作为地址码103。数据检验码产生电路12产生例如“00101001”作为数据码104。取二者的异或(EOR)产生检验码105(“11010001”)，并且检验码105与数据102(“00000001”)一起被写到由地址101指定的存储区。然后，在读取期间，从读取的数据102和地址101产生检验码，以在数据写期间读取数据。将产生的检验码与读取的检验码105比较。将两个检验码之间的不匹配检测即认为发生错误。但是，现有技术存在这样的问题即地址多比特错误不能总被检测。在图1所示的传统实例中，例如，即使地址中两比特反转(例如，如果第一比特和第二比特被转换)，奇偶比特仍保持1。因此，这种反转没有被检测为错误。
技术实现思路
基于以上所述，本专利技术的目的是提供一种用于检测有关地址的多比特错误的存储控制电路，以及用于在存储控制电路中进行错误检查的方法。作为本专利技术的一个方案，本专利技术提供一种存储控制电路来实现以上目的，存储控制电路包括存储单元，能够在地址指定的存储区中存储数据；检验码产生单元，能够基于写入该存储单元的数据及为写入该数据指定的地址产生检验码，该检验码被存储到与写入该存储单元的数据相应的该存储单元；以及检验码检查单元，能够基于从该存储单元读取的数据、相应于读取的数据的检验码及为读取数据指定的地址进行错误检测，其中该检验码产生单元及该检验码检查单元编码第一编码和第二编码，用偶数比特对分配给地址的第一编码进行编码；用奇数比特对分配给写入存储单元数据的第二编码进行编码；以及其中该检验码产生单元及该检验码检查单元基于第一编码和第二编码产生或检查相应于写入的数据或读取的数据的检验码。优选地，该地址被定界并分成多个组，每个组具有一个比特或多个比特；以及利用比特图形用偶数比特编码第一编码，该比特图形能够识别多个组的每组中的每一比特或多个比特的错误。优选地，一个滚动比特进一步被分配给该地址，所述滚动比特的值随指定写数据到存储单元或从存储单元读出数据的每个地址周期被反转；以及用偶数比特编码分配给含有滚动比特的地址的第一编码。作为本专利技术的第二个方案，通过提供一种检验存储控制单元中的地址错误的方法来达到以上目的，该存储控制电路具有能够将数据存储在由地址指定的存储区域的存储单元，该方法包括用偶数比特对分配给地址的第一编码进行编码；用奇数比特对分配给写入存储单元数据的第二编码进行编码；基于第一和第二编码产生检验码，并将该检验码存储在与被写到存储单元的数据相对应的存储单元中；以及基于从该存储单元读取的数据、相应于读出数据的检验码及读地址进行错误检测。优选地，该地址被定界并分成多个组，每个组具有一个比特或多个比特；利用比特图形用偶数比特编码第一编码，该比特图形能够识别多个组的每组中的每一比特或多个比特的错误。一个滚动比特进一步被分配给该地址，所述滚动比特的值随指定写数据到存储单元或从存储单元读出数据的每个地址周期被反转；以及用偶数比特编码分配给含有滚动比特的地址的第一编码。根据本专利技术的地址错误检测方法的使用允许检查有关地址的多比特错误，而不需要增加检验码比特数。附图说明当结合附图时，从下文中的详细描述将更清楚本专利技术的以上及其他目的、方案、特征及优点，附图中图1是根据现有技术的错误检测方法的说明性图；图2是表示根据本专利技术实施例的存储控制电路的结构实例图；图3A至3C表示由检验码产生及检查电路产生的比特图形的实例；图3A示出32比特数据的开始16比特的比特图形；图3B是表示32比特数据的末尾16比特的比特图形；图3C是关于9比特地址的比特图形；图4是在读取地址中出现单一比特错误的情况下怎样进行错误检测的说明性图；图5是在读取地址中出现两比特错误的情况下怎样进行错误检测的说明性图；图6是在读取地址中出现三比特错误的情况下怎样进行错误检测的说明性图；图7是旨在减少EOR门级数的有关地址的比特图形实例；图8A是表示本实施例中的物理存储器结构图；图8B是列提取及说明性图；图8C是地址分组的说明性图；图9A是滚动比特(roll bit)的说明性图；图9B是在第一次循环中数据写入的说明性图；图9C是第二次循环中数据写入的说明性图；图10是滚动比特被指定时相关地址的比特图形的实例；以及图11是表示本实施例的存储控制电路的改进实例图。具体实施例方式下面，将参照附图描述本专利技术的实施例。应该理解本专利技术的技术范围不限于下文中的实施例，而应覆盖本专利技术所限定的及其等效代换。图2是表示根据本专利技术实施例的存储控制电路的结构实例图。检验码产生电路21接收为写入数据指定的地址201(下文称为写地址)以及将存储在存储控制电路中的数据202(下文称为写数据)。检验码产生电路21基于写地址201和写数据202产生分配写数据202的检验码。下文将参照图3A至3C描述由检验码产生电路21产生的比特图形。存储器25是本实施例的存储控制电路中的存储单元。存储器25设置有由地址指定的多个存储元件，并且这多个存储元件构成存储区。写寄存器(WR)22接收待存储在存储器25中的信息(写数据202和检验码204)本文档来自技高网...

【技术保护点】
一种存储控制电路，包括：存储单元，能够在由地址指定的存储区中存储数据；检验码产生单元，能够基于写入该存储单元的数据及为写入该数据指定的地址产生检验码，该检验码被存储到与写入该存储单元的数据相应的存储单元；以及检验码检查单元，能够基于从该存储单元读取的数据、相应于读取的数据的检验码及为读取数据指定的地址进行错误检查，其中，该检验码产生单元及该检验码检查单元用偶数比特对分配给地址的第一编码进行编码；用奇数比特对分配给写入存储单元数据的第二编码进行编码；以及该检验码产生单元及该检验码检查单元基于第一编码和第二编码，产生或检查相应于写入的数据或读取的数据的检验码。

【技术特征摘要】
JP 2005-3-31 2005-1005411.一种存储控制电路，包括存储单元，能够在由地址指定的存储区中存储数据；检验码产生单元，能够基于写入该存储单元的数据及为写入该数据指定的地址产生检验码，该检验码被存储到与写入该存储单元的数据相应的存储单元；以及检验码检查单元，能够基于从该存储单元读取的数据、相应于读取的数据的检验码及为读取数据指定的地址进行错误检查，其中，该检验码产生单元及该检验码检查单元用偶数比特对分配给地址的第一编码进行编码；用奇数比特对分配给写入存储单元数据的第二编码进行编码；以及该检验码产生单元及该检验码检查单元基于第一编码和第二编码，产生或检查相应于写入的数据或读取的数据的检验码。2.如权利要求1所述的存储控制电路，其特征在于，该地址被定界并分成多个组，每个组具有一个比特或多个比特；以及利用比特图形用偶数比特编码第一编码，该比特图形能够识别多个组的每组中的每一比特或多个比特的错误。3.如权利要求1或2所述的存储控制电路，其特征在于，一个滚动比特进一步被分配给该地...

【专利技术属性】
技术研发人员：藏本昌宏，小薮正夫，对木润，稻垣淳一，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]