地址生成电路制造技术

一种地址生成电路，具有：第一开关晶体管，第二开关晶体管，熔丝单元，电源接通复位电路，输出用于控制第一开关晶体管开／关状态的第一复位信号和用于控制第二开关晶体管开／关状态的第二复位信号。该地址生成电路还包括锁存电路，用于锁存和输出对应于熔丝元件切断或非切断状态的预定电势。在紧邻电源接通之后的第一时期内第一复位信号导通第一开关晶体管，并在第一时期结束后将第一开关晶体管总是保持在关状态。此外，在第一时期之后的至少第二时期内第二复位信号导通第二开关晶体管，并在第二时期结束后将第二开关晶体管总是保持在关状态。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种地址生成电路，特别是一种冗余地址生成电路，用于存储一个RAM(随机存储器)存储单元阵列中的损坏的存储单元的地址(以下称为冗余地址)和在RAM的电源打开时生成冗余地址。附图说明图1(a)是说明传统的地址生成电路的电路图。在此图中，41是包含PMOS晶体管的第一开关晶体管、42是熔丝元件、43是锁存电路、44是倒相器和45是电源接通复位电路。在图1(a)所示的传统的地址生成电路中，第一开关晶体管41和熔丝元件42在电源VDD和地VSS之间依次串联。锁存电路43包括两个倒相器。一个倒相器的输入端和另一个倒相器的输出端相互连接。锁存电路43的输入节点连接到第一开关晶体管41和熔丝元件42的连接节点A，而相对侧的输出节点连接到倒相器44。电源接通复位电路45输出复位信号RES。复位信号RES输入到第一开关晶体管41的栅极。熔丝元件42根据要生成的地址选择有选择的设置在切断状态或非切断状态。由此，可以存储二进制信息。图1(b)是输入到第一开关晶体管41栅极的复位信号RES波形的波形图。在此图中，横轴t表示时间，竖轴V表示电压，t0表示电源接通时的时间。如图1(b)所示，当本文档来自技高网...

【技术保护点】
一种地址生成电路，包括： 第一开关晶体管，一端连接到电源，另一端连接到第一节点； 第二开关晶体管，一端连接到所述第一节点，另一个端连接到第二节点； 熔丝单元，一端连接到所述第二节点，另一端接地； 电源接通复位电路，输出用于控制所述第一开关晶体管开／关状态的第一复位信号和用于控制所述第二开关晶体管开／关状态的第二复位信号；和 锁存电路，输入端连接到所述第一节点，所述锁存电路锁存和输出对应于所述熔丝元件切断或非切断状态的预定电势， 其中在紧邻电源接通之后的第一时期内所述第一复位信号导通所述第一开关晶体管，并在所述第一时期结束后将所述第一开关晶体管总是保持在关状态...

【技术特征摘要】
JP 2001-3-30 101825/20011.一种地址生成电路，包括第一开关晶体管，一端连接到电源，另一端连接到第一节点；第二开关晶体管，一端连接到所述第一节点，另一个端连接到第二节点；熔丝单元，一端连接到所述第二节点，另一端接地；电源接通复位电路，输出用于控制所述第一开关晶体管开/关状态的第一复位信号和用于控制所述第二开关晶体管开/关状态的第二复位信号；和锁存电路，输入端连接到所述第一节点，所述锁存电路锁存和输出对应于所述熔丝元件切断或非切断状态的预定电势，其中在紧邻电源接通之后的第一时期内所述第一复位信号导通所述第一开关晶体管，并在所述第一时期结束后将所述第一开关晶体管总是保持在关状态，和其中在所述第一时期之后的至少第二时期内所述第二复位信号导通所述第二开关晶体管，并在所述第二时期结束后将所述第二开关晶体管总是保持在关状态。2.如权利要求1所述的地址生成电路，其中所述电源接通复位电路包括电平生成单元，用于输出一个随着电源电平的上升而上升的电平；第一倒相器延迟电路，包括第一倒相器组，该第一倒相器组包括多个从所述电平生成单元的输出端串联的倒相器；和第二倒相器延迟电路，包括第二倒相器组，该第二倒相器组包括多个从所述第一倒相器组串联的倒相器，其中所述第一倒相器延迟电路输出所述第一复位信号，所述第二倒相器延迟电路输出所述第二复位信号。3.如权利要求1所述的地址生成电路，其中所述电源接通复位电路包括第一电源接通复位电路，具有第一电平生成单元，用于输出一个随着电源电平的上升而上升的电平，和第一倒相器延迟电路，包括第一倒相器组，该第一倒相器组包括多个从所述第一电平生成单元的输出端串联的倒相器，其中所述第一倒相器延迟电路输出所述第一复位信号；和第二电源接通复位电路，具有第二电平生成单元，用于输出一个随着电源电平的上升而上升的电平，和第二倒相器延迟电路，包括第二倒相器组，该第二倒相器组包括多个从所述第二电平生成单元的输出端串联的倒相器，其中所述第二倒相器延迟电路输出所述第二复位信号，其中所述第一倒相器延迟电路的第一级倒相器的阈值电平低于所述第二倒相器延迟电路的第一级倒相器的阈值电平。4.如权利要求1所述的地址生成电路，其中所述电源接通复位电路包括第一电源接通复位电路，具有第一电平生成单元，用于输出一个随着电源电平的上升而上升的电平，和第一倒相器延迟电路，包括第一倒相器组，该第一倒相器组包括多个从所述第一电平生成单元的输出端串联的倒相器，其中所述第一倒相器延迟电路输出所述第一复位信号；和第二电源接通复位电路，具有第二电平生成单元，用于输出一个随着电源电平的上升而上升的电平，和第二倒相器延迟电路，包括第二倒相器组，该第二倒相器组包括多个从所述第二电平生成单元的输出端串联的倒相器，其中所述第二倒相器延迟电路输出所述第二复位信号，其中从所述第一电平生成单元输出的电平高于从所述第二电平生成单元输出的电平。5.如权利要求1所述的地址生成电路，其中地址生成电路进一步包括与所述熔丝元件并联的电阻元件，连接在所述第二节点和地之间，并具有至少大于非切断状态的所述熔丝元件的电阻值的电阻值。6.如权利要求1所述的地址生成电路，其中地址生成...

【专利技术属性】
技术研发人员：横関亘，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]