位线电容能够最大的铁电存储器制造技术

在铁电存储器中，有多条字线、与之交叉的多条位线、在这些交叉点上有铁电电容器的多个存储器单元以及能够与位线连接的多个校正电容器。多个校正电容器中至少有一些与位线连接，从而能够将位线电容提高预定量。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及采用铁电电容器的铁电存储器，具体而言涉及位线电容最优的铁电存储器。附图说明图1是典型现有技术铁电存储器单元的一个电路图。如图所示的存储器单元MC具有所谓的双晶体管、双电容(2T2C)结构，包括一对晶体管Q1、Q2和与它们连接的一对铁电电容器C1、C2。晶体管Q1、Q2的栅极与字线WL连接，另外，晶体管Q1、Q2的源极或者漏极分别与位线对BL、/BL连接。此外，铁电电容器C1、C2与板线PL连接。还有，检测放大器SA与位线对BL、/BL连接。检测放大器SA包括一对交叉连接的CMOS反相器10、12和它们之间的激励晶体管13、14以及电源线Vcc和Vss。给晶体管13、14提供激励信号PSA、NSA的时候，包括这一对CMOS反相器10、12的检测放大器被打开，从而检测位线对BL、/BL之间的电压差。在写入数据的时候，存储器单元MC的电容器对C1、C2在相反的方向上极化，以保持这一极化状态。在字线WL电平升高，读取数据的过程中，当板线PL被首先变成H(高)电平然后返回L(低)电平的时候，对应于电容器对C1、C2极化状态的电荷流进位线BL、/BL，在位线对之间产生一个微小电压差。这个电压差被检测放大器SA检测到。图2说明位线电容和铁电存储器电压差之间的关系。位线电容CBL用水平轴表示，读数据的时候位线上的电压差dVBL用垂直轴表示。这个特性说明位线电容CBL在读数据的时候位线之间电压差dVBL最大的时候具有最优值。总的来说，当位线电容变大的情况下，读数据的时候存储器单元输出的微小电荷产生的位线电压的变化变小，位线之间的电压差dVBL变小。当位线之间的电压差变小的时候，检测放大器的检测容限变小，在最差的情况下，根本无法读出数据。还有，当位线电容变小的时候，位线之间的电压差反过来变大，会提高检测放大器的检测容限。但是，图2所示的特性是当位线电容CBL变得小于最佳值Cx的时候，位线之间的电压差反过来变小，检测容限变小。原因如下。如上所述，读数据的时候，将板线PL从L电平提高到H电平，按照这个点上单元电容器的剩余极化状态给位线输出电荷，升高位线的电压。由于输出到位线上的电荷的量随着单元电容器剩余极化状态的不同而不同，在位线对上产生电压差。如果位线电容太大，从单元电容器流出来的电荷产生的位线电压的变化变小。但是，如果位线电容变得非常小，将板线PL驱动到H电平的时候，施加在单元电容器上的电压变小。原因是施加在板线PL上的电压(通常的电源电压是5伏)被单元电容器和位线电容分压，分出来的电压被施加到单元电容器上。如果将施加到这个单元电容器的电压高于这种铁电材料磁滞特性的最高电压，流出这个单元电容器的电荷最多。但是，如果位线电容特别小(或者单元电容器电容特别大)，导致施加到单元电容器上的电压小于铁电材料磁滞特性的最大电压，流出单元电容器的电荷就变少，位线电压变化反过来变小。结果就得到图2所示的特性。这样，当位线电容小于最优值Cx的时候，读数容限下降，我们不希望这样。位线电容可能变得小于最优值Cx，如果因为要考虑单元阵列的结构，字线的数量少，从而使位线的长度变短。这样就会给读出容量带来不利影响，我们不希望这样。铁电存储器的特殊测试就是保持能力测试，在这一测试中检查将存储器放到预先确定的高温环境下铁电电容器的剩余极化减小的情况下，是否能够维持正常工作状态。这一测试非常耗时，因为必须将存储器在高温环境下存放很长时间，如果有位线电容不同的多种存储器，即使在存储器铁电电容器的高温条件下特性变化相同，读数容限也会因为位线电容的差别而不同，因此需要针对所有种类的存储器进行保持能力测试。如果所有种类存储器的位线电容都相同，那么由它决定的读数容限相同，因而能够只进行同样的一次保持能力测试。一方面，为了这一目的，在铁电存储器中提供多条字线，与它们交叉的多条位线，在这些交叉点上具有铁电电容器的多个存储器单元和能够与位线连接多个校正电容器。多个校正电容器中至少有一些与一条位线连接，因而能够将位线电容提高预先确定的量。在另一个优选实施方案中，校正电容器在位线交叉的扭转区域内。或者在另一个优选实施方案中，将具有多个存储器单元的单元阵列四周形成的哑单元区域的哑电容器与位线连接，作为校正电容器。随后将这些校正电容器与位线适当地连接，从而使位线电容达到最优值。适当地选择连接的校正电容器的数量。还有，这一连接可以利用母线方法通过例如存在/不存在接触孔或者存在/不存在金属形成来做到。在另一个优选实施方案中，校正电容器通过开关装置与位线连接，利用校正控制信号控制开关的导通。这种校正控制信号可以通过例如将寄存器设置为打开电源来产生。图7说明这个实施方案中的单元阵列结构；图8说明这个实施方案中的单元阵列结构；图9是图7和8所示单元阵列的部分平面图；图10是图7和8所示单元阵列的剖面图；图11是图7和8所示哑区域的剖面图；和图12是第二个实施方案的阵列布局图。首先，简单介绍图1所示铁电存储器单元的工作原理。图3画出了铁电薄膜的磁滞曲线。用水平轴表示施加的电场或者电压，用垂直轴表示极化电荷。从这条磁滞曲线可以看出，铁电薄膜的极化状态从磁滞曲线上的K点沿着L点、M点、N点和K点变化。图4给出了这个说明中铁电电容器的极化方向。在图4中画出了图3中极化状态K、L、M和N的情况。下面将参考图3和图4介绍铁电薄膜的磁滞特性。如图4所示，给铁电电容器C1、C2施加5V电压，产生向下的电场Ek的时候，在电容器C1和C2上产生图中向下方向的极化电荷-qs。去掉电容器之间施加的电压，从状态K改变到状态L的时候，极化电荷-qr保留在电容器C1和C2上。另一方面，如果给铁电电容器C1和C2施加图中向上方向的5V电压，就得到向上的电场Em，形成产生极化电荷+qs的极化状态M。即使是从这个状态M将电容器上的电压去掉，也会在电容器上维持极化电荷+qr的极化状态，就象状态N一样。在这个说明中，在电容器之间施加电场或者电压的状态K或者状态M用实线箭头说明，电容器间没有任何电势差，没有任何电场的剩余极化状态L或者N用虚线箭头表示。相应的极化方向用箭头方向表示。图5是2T2C结构中存储器单元的数据写入和读出时序图。这个时序图说明字线WL、板线PL、检测放大器操作、位线对BL、/BL和电容器C1、C2的极化方向。图5中用水平轴表示时间方向。在第一个写周期中，在时刻Wt0，没有给出写入铁电存储器单元的数据。还有，将位线对BL、/BL复位成中间电位，将字线WL和板线PL设置成L电平。下一步，在时刻Wt1，当字线WL被驱动到H电平的时候，存储器单元MC的晶体管Q1、Q2导通，导致电容器对C1、C2与相应的位线对BL、/BL连接。然后在时刻Wt2按照写数据启动检测放大器SA，导致位线BL被驱动到H电平，位线/BL被驱动到L电平。结果，位线BL这边的铁电电容器C1具有向下的电场，以及状态K中的向下的极化方向。在这个时刻，另一条位线/BL那边的铁电电容器C2没有任何电场，因此极化方向不定。下一步在时刻Wt3让板线PL处于H电平的时候，与位线/BL连接处于L电平的电容器C2在与C1的极化方向相反的方向上极化。具体而言，电容器C2处于状态M，电容器C1处于状态L。下一步，在板线PL回到L电平，本文档来自技高网...

【技术保护点】
一种铁电存储器，包括：多条字线；与所述字线交叉的多条位线；多个存储器单元，在所述字线和位线的交叉点上，包括铁电电容器；和能够与所述位线连接的多个校正电容器，其中所述多个校正电容器中的至少一部分与所述位线连接。

【技术特征摘要】
JP 2002-3-8 62981/021.一种铁电存储器，包括多条字线；与所述字线交叉的多条位线；多个存储器单元，在所述字线和位线的交叉点上，包括铁电电容器；和能够与所述位线连接的多个校正电容器，其中所述多个校正电容器中的至少一部分与所述位线连接。2.权利要求1的铁电存储器，其中在有多个存储器单元的单元阵列区域内，有位线交叉的一个扭转区域；和在所述扭转区域内形成所述校正电容器。3.权利要求1的铁电存储器，其中在有所述多个存储器单元的单元阵列区域的四周区域内，有一个哑单元区域，其中有哑单元；和在所述哑单元区域形成所述校正电容器。4.权利要求1的铁电存储器，其中在每条位线上提供的多个校正电容器，最佳数量的校正电容器与对应的位线连接。5.权利要求4的铁电存储器，其中多个校正电容器中至少一部分的电容值不同于其余校正电容器的电容值，因此位线电容值的改变量随着与它连接的校正电容器组合不同而不同。6.权利要求1的铁电存储器，其中所述校正电容器和位线的连接是通过接触孔或者半导体基底上形成的导电层实现的，连接还是不连接是通过形成或者不形成这样的接触孔或者导电层来加以控制的。7.权利要求1的铁电存储器，其中在所述校正电容器和位线之间还有...

【专利技术属性】
技术研发人员：野吕幸一，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]