强介电体记忆装置及其驱动方法、以及驱动电路制造方法及图纸

本发明专利技术提供一种能够防止干扰的强介电体记忆装置及其驱动方法以及驱动电路。在强介电体记忆装置中，对于在多条字线（１４）与多条位线（１６）的各交点上形成的多个强介电体记忆单元（１８）的至少一个选择单元，重复进行数据读出、数据再写入、及数据写入的任意一个的动作工序。在至少实施了一次该动作工序后，实施对多个强介电体记忆单元（１８）的各个，施加使各个强介电体记忆单元（１８）的记忆数据不发生反转的电场方向的电压的防止干扰工序。由此，对于非选择单元（１８ｂ）以一定的频率施加使其记忆数据不发生反转的电场方向的电压，抑制数据的恶化。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及强介电体记忆装置及其驱动方法以及驱动电路。
技术介绍
将强介电体电容器作为记忆元件的强介电体记忆装置，由于具有与DRAM相当的动作速度，且具有如闪存存储器那样的不易失性等特征，所以期望它能够成为替代历来的存储器的记忆元件。作为强介电体记忆装置，公知有，在各单元分别配置一个晶体管及一个电容器(强介电体)的1T/1C单元，或在每个单元进而配置基准单元的2T/2C单元的有源型强介电体存储器。但是，考虑到将来的高集成化，1T/1C或2T/2C单元中集成度是有界限的，所以要求更小的记忆元件结构。由于强介电体材料自身具有记忆保持功能，即使仅由强介电体电容器也可以进行记忆动作，所以如专利特开平9-116107、特表2001-515256所示，提出了仅由一个强介电体电容器构成记忆单元的1C单元的提案。但是，在1C单元结构中，由于在非选择时施加了不需要的电压，会使数据恶化，以至于发生不能判定记忆状态的干扰问题，所以至今并未实用化。
技术实现思路
本专利技术的目的在于提供能够防止干扰的强介电体记忆装置及其驱动方法、以及驱动电路。本专利技术各种形式的强介电体记忆装置及其驱动方法以及驱动电路中，对于在多条字线与位线的各交点所形成的多个强介电体记忆单元中的至少一个选择单元，实施数据读出、数据再写入、及数据写入中任意一个的动作工序(动作模式)。进而，在至少实施一次所述动作工序后，对所述多个各自的强介电体记忆单元，在各个所述强介电体记忆单元的记忆数据不发生反转的电场方向上施加电压的防止干扰工序(防止干扰模式)。这样，由于对非选择单元，必然以一定的频率，在使该记忆数据不发生反转的电场方向施加了电压，所以能够抑制数据的恶化。特别是，本专利技术的多个的各个强介电体记忆单元适合于，仅由强介电体电容器构成的，所谓交叉点型或无源型的强介电体记忆装置。在这种情况下，在向选择单元实施动作工序时，虽然有时也对非选择单元施加了使其中的记忆数据发生反转的电场方向上的电压，但由于防止干扰工序的实施，能够防止对非选择单元持续施加使记忆数据发生反转的电场方向上的电压。在所述动作工序中，至少对一个选择单元施加第一极性及第二极性中的一方的选择电压，对非选择单元施加第一极性及第二极性的非选择电压的一方或双方。在其后实施的防止干扰工序中，能够对所述多个强介电体记忆单元各自交互施加所述第一极性及第二极性的非选择电压。这样做，不论各记忆单元的记忆数据是“0”还是“1”，对于全部的记忆单元，都能够被定期地施加使其中的记忆数据不发生反转的电场方向的电压，抑制了数据的恶化。本专利技术中一个形式的强介电体记忆装置，其构成具有相互平行配置的多条字线，与所述字线相交、相互平行配置的多条位线，在所述多条字线与所述多条位线的各交点所形成的多个强介电体记忆单元，驱动所述多条字线的字线驱动器，以及驱动所述多条位线的位线驱动器。在本专利技术的其它形式的强介电体记忆装置的驱动电路中，在所述强介电体记忆装置内配置有字线·位线驱动电路。通过这些强介电体记忆装置或其驱动电路，也能够实施上述本专利技术的方法。附图说明图1是本专利技术的一个实施形式的强介电体记忆装置的方框图。图2是图1所示的记忆单元排列的概略立体图。图3是图1所示强介电体记忆装置的磁滞特性图。图4是表示强介电体记忆单元的读出时(写入数据“0”时)字线、位线的设定电位的概略说明图。图5是为了说明强介电体电容器的干扰现象的特性图。图6(A)、(B)分别是表示比较例的驱动法与本实施形式的驱动法的波形图。图7是表示关于图6(A)、(B)所示的驱动法的非选择脉冲的电路与读出电荷量之间关系的特性图。图8是图1中一部分的单元放大图。图9(A)～图9(D)是分别表示将数据“0”写入图8的选择单元11时的两条字线与两条位线的电位的波形图。图10(A)～图10(D)是分别表示根据图9(A)～图9(D)的电位设定而施加于图8的选择单元C11～C22的电压的波形图。图11(A)～图11(D)是分别表示将数据“1”写入图8的选择单元11时两条字线与两条位线的电位的波形图。图12(A)～图12(D)是分别表示根据图11(A)～图11(D)的电位设定而施加于图8的选择单元C11～C22的电压的波形图。图13是具有决定实施防止干扰工序的时机的计数器的强介电体记忆装置的方框图。图14是决定根据假想地址的指定而实施防止干扰工序时机的强介电体记忆装置的方框图。具体实施例方式下面参照附图详细说明本专利技术的实施方式。第一实施形式强介电体记忆装置的说明图1是表示本专利技术一实施形式的强介电体记忆装置的FeRAM的方框图，图2是模式表示其记忆单元排列的立体图。如图2所示，记忆单元排列10具有强介电体薄膜12、在强介电体薄膜12的一侧的面上配置的多条字线14、以及在强介电体薄膜12的另一侧的面上配置的多条位线16。根据上述结构，在多条字线14与多条位线16的各交点(交叉点)上分别形成如图1所示的强介电体记忆单元18。根据这样的结构，图2所示的存储器称为交叉点FeRAM或无源FeRAM。由此，图2所示的存储器与具有各单元分别配置了一个晶体管及电容器(强介电体)的1T/1C单元，或在每一个单元中进而配置了基准单元的2T/2C单元的有源型存储器不同。本实施形式的FeRAM，由于记忆单元排列10内不需要晶体管，所以能够实现高集成化，而且，可以多段叠层为图2的结构。而且，装载有CMOS(互补金属氧化物半导体)逻辑的驱动电路基板，例如可以配置在图2结构的下方。本实施形式中所使用的强介电体，希望使用SBT(锶-铋-钽)、PZT(铅-锆-钛)、BLT(铋-镧-钛)或它们的氧化物等无机材料，但也可以使用其他无机材料或有机材料。本实施形式中所使用的形成字线14与位线16的电极材料，从耐氧化性强与耐热性高的观点，希望使用铂(Pt)、铱(Ir)、氧化铱(IrO2)、锶或其氧化物，但也可以使用其它导电材料。作为该记忆单元排列10的驱动电路，设置有驱动多条字线14的字线驱动器20、驱动多条位线16的位线驱动器22、向字线及位线驱动器20、22供给多种驱动电压(Vs、2Vs/3、Vs/3、0)的电源电路24。字线驱动器20连接在多条字线14的各自一端(图1的左端)，位线驱动器22连接在多条位线16的各自一端(图1的上端)。字线驱动器20包含行方向上的地址解码器，对选择地址的一条字线14与剩余的非选择的字线14供给与读、写、或重写模式相对应(写、或重写时进而与应写入的数据相对应)的电位。同样，位线驱动器22包含列方向上的地址解码器，对选择地址的至少一条位线16与剩余的非选择的位线16供给与读、写、或重写模式相对应(写、或重写时进而与应写入的数据相对应)的电位。而且，字线、位线驱动器20、22，在上述动作模式时，除了向字线14及位线16供给电位之外，还具有为了实施防止干扰的工序而向字线14及位线16供给电位的功能。一般动作说明接着，对图1所示的FeRAM的动作加以说明。图3是表示图1所示存储器单元18的自发极化P或极化电荷Q(极化P的变化×电容器面积)的电压依存性的磁滞特性。在图3中，例如，将对于位线16，字线14的电位升高的方向定为正(+)。字线14及位线电位为同电位(包括共同为零的OFF状态)时，记忆单元18的施加电压为0本文档来自技高网...

【技术保护点】
一种强介电体记忆装置的驱动方法，其特征在于：包括：　　　　对于在多条字线及多条位线的各交点上所形成的多个强介电体记忆单元中的至少一个选择单元，实施数据读出、数据再写入、及数据写入中任意一个的动作工序；　　　　在至少实施了一次所述动作工序后，对所述多个强介电体记忆单元的各个，施加使各个所述强介电体记忆单元的记忆数据不发生反转的电场方向的电压的防止干扰工序。

【技术特征摘要】
JP 2002-3-27 89173/20021.一种强介电体记忆装置的驱动方法，其特征在于包括对于在多条字线及多条位线的各交点上所形成的多个强介电体记忆单元中的至少一个选择单元，实施数据读出、数据再写入、及数据写入中任意一个的动作工序；在至少实施了一次所述动作工序后，对所述多个强介电体记忆单元的各个，施加使各个所述强介电体记忆单元的记忆数据不发生反转的电场方向的电压的防止干扰工序。2.根据权利要求1所述的强介电体记忆装置的驱动方法，其特征在于所述多个强介电体记忆单元的各个仅由强介电体电容器构成。3.根据权利要求2所述的强介电体记忆装置的驱动方法，其特征在于在所述动作工序中，对所述至少一个选择单元，施加第一极性及第二极性中的一方的选择电压，对非选择单元施加第一极性及第二极性的非选择电压中的一方或双方，在所述防止干扰工序中，向所述多个强介电体记忆单元的各个，交互施加所述第一极性及第二极性的非选择电压。4.一种强介电体记忆装置，其特征在于具有相互平行配置的多条字线；与所述多条字线交叉、相互平行配置的多条位线；在所述多条字线与所述多条位线的各交点上形成的多个强介电体记忆单元；驱动所述多条字线的字线驱动器；以及驱动所述多条位线的位线驱动器，所述字线驱动器及所述位线驱动器，对于所述多个强介电体记忆单元中的至少一个选择单元，实施数据读出、数据再写入、及数据写入的任意一个的动作模式，在所述动作模式被至少实施一次后的防止干扰模式时，向所述多个强介电体记忆单元的各个，施加使各个所述强介电体记忆单元的记忆数据不发生反转的电场方向的电压。5.根据权利要求4所述的强介电体记忆装置，其特征在于所述多个强介电体记忆单元的各个，仅由强介电体电容器构成。6.根据权利要求4或5所述的强介电体记忆装置，其特征在于所述字线驱动器及所述位线驱动器，在所述动作模式时，对所述至少一个选择单元，施加第一极性及第二极性的一方的选择电压，对非选择单元施加第一极性及第二极性的非选择电压的一方或双方，在所述防止干扰模式时，向所述多个强介电体记忆单元的各个，交互施加所述第一极性及所述第二极性的非选择电压。7.根据权利要求6所述的...

【专利技术属性】
技术研发人员：滨田泰彰，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]