铁电存储器及其操作方法技术

一种铁电存储器６３６，包括一组存储器单元６４５，１２，２０１，３０１，４０１，５０１，每个单元具有一铁电存储器元件４４，２１８，一驱动线，其上置放有写入信息至存储器单元群组的电压；一位元线２５，４９，１２５，３２５，４２５，５２５，其上置放有欲自存储器单元组读出的信息，一前置放大器２０，４２，１２０，３２０，４２０，在存储器单元及位元线之间，一设定开关１４，１１４，３１４，４１４，５１４，连接于驱动线及存储器单元之间，一重设开关１６，１１６，３１６，４１６，５１６，连接于与前置放大器并联的存储器单元。存储器是藉由横跨存储器元件置放一小于铁电存储器元件的矫顽电压的电压而被读取。在读取之前，自单元群组的噪声是藉由使铁电存储器元件的两个电极接地而排放。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术关于铁电存储器，特别是关于具有低疲乏、可用于非破坏性的读取模式及去除干扰问题的存储器及其操作方法。
技术介绍
自公元1950年代开始就知道的是，假使实用的铁电存储器可被制造，则它可提供以低电压操作的快速、密集及非挥发性的存储器。参见Orlando Auciello等所著的“The Physics of Ferroelectric Memores″刊登于physics Today，July 1998，P.P，22-27。目前探讨的铁电存储器的主要种类为非挥发性铁电随机存取存储器或NVFRAM。NVFRAM的缺点是，在读取时，它的信息会破坏，使得在读取功能之后，必须有一个重写功能。然而，40年来有一个主张，也就是说，可以设计其存储元件为铁电场效应晶体管(FET)的存储器，其存储器可不被破坏地读取。参见Shu-Yau Wu所著的“A New FerroelectricMemory Device，Metal-Ferroelectric-Semiconductor Transistor”，刊登于IEEE Transactions On Electron Devices，p.p.499-504，1974年8月；S.Y.Wu所著的“Memory Retention and Switching Behaviour ofMetal-Ferroelectric-Semiconductor Transistors”，Ferroelectrics，Vol.11，p.p.379-383，1976年；及J.R，Scott，C.A.Paz de Araujo，及L.D.McMillan所著的“Integrated Ferroelectrics”，刊登于Condensed Matter News，Vol.1，No，3，p.p.15-20，1992年。因为在Wu的早期装置中测量的铁电存储器效应只是暂时的。单一状态效应，而不是一个长期两个状态的效应，所以现在公认这个效应是电荷注入效应而不是铁电切换所引起的效应。然而，金属-铁电-绝缘-半导体FET装置，即，MFISFET，最近被报导出来其显示真正的铁电存储器的性能。参见Tadahlko Hirai等所著的“Formation of Metal/Ferroelectric/Insulator/Semiconductor Structure with A CeO2Buffer Layer”刊登于Japan Journalof Applied Physics，Vol.33，Part I，No.9B，p.p.5219-5222，1994年9月；Tadahiko Hirai等所著的“Characterization of Metal/Ferroelectric/Insulator/Semiconductor Structure with A CeO2Buffer Layer”，刊登于Japan Journal of Applied Physics，Vol.34，Part I，No，8A，p.p.4163-4166，1995年；Yong Tae Kim等所著的“Memory Window ofPt/SrBi2Ta2O9/CeO2/SiO2/Si Stfucture For Metal Ferroelectric InsulatorSemiconductor Field Effect Transistor”刊登于Applied Physics Letters，Vol.71 No，24，p.p 3507-3509，1997年12月15日；及于1998年4月28日开给Jong Moon的美国专利第5,744,374号。要制造一个存储器，不仅需要一个存储器元件，亦需要用于寻址多个存储器元件的装置。起初，铁电存储器被认为是可由导体的单一行列陈列寻址。铁电存储器元件被认为是可位于阵列的每一个连接处，且藉由施加电压至对应行列的导体而被寻址。被认为的是，如果每个导体的电压是少于铁电切换的临界电压(矫顽电压)且导体之间的电压差大于矫顽电压，则只有被选取的单元会被写入或读取，而其他单元维持不变。但是，这是行不通的，因为相邻的未被选取的单元由地址线上的电压所干扰。因此在地址线之一与每一个铁电存储器元件之间加入一开关。参见在1959年3月3日发给J.R.Anderson的美国专利第2876436号及在1989年10月10日发给S.Sheffield Eator，Jr的美国专利第4,873,664号。假使开关是一个晶体管，如后面这个专利中描述的，则存储器假定存储器地址结构与传统DRAM者一样。然而当应用于铁电存储器时，即使这个结构会干扰与被寻址的单元同样连接到相同板线(plate line)的存储器单元。也就是说，已经发现，铁电材料并没有尖锐的矫顽单元界电压，但是，即使是小电压亦会引起铁电部份切换，因此，重覆施加于小的干扰电压，如传统存储器阵列中所发生的那样，会造成存储器状态的改变或损失。因此，较复杂的结构被提议以克服这个干扰。参见1989年12月19日发给Kenneth J.Mobley的美国专利第4,888,733号。上述寻址机制是用于NVFRAM；也就是说，利用铁电电容器做为存储器元件的存储器，而不是利用铁电FET的存储器。用于其中存储器单元为铁电FET的存储器的数个地址结构已被公开。于1996年6月4日发给McMillan等的美国专利第5,523,964号公开一复杂的寻址结构除了铁电FET之外，该结构还利用在每个存储器单元中的5个晶体管。加入这个复杂结构，如Mobley等的结构以避免干扰问题。此种复杂结构会使存储器较传统DRAM不密集且较慢。每个存储器单元使用铁电FET的结构被提议，但未被实现，这是因为假使三个相邻单元皆处于导电逻辑状态，则不能被正确地读取。参见于1995年9月12日发给Takashi Nakamura的美国专利第5449,935号，第3栏第56行至第4栏第15行。另一个每个存储器有一个FET的设计在1998年6月16日发给Takashi Nakamura及Yuichi Nakao的美国专利第5,768,185号中提出。然而，在读取期间，3V至5V的电压被施加至字元线，同时接地或0V被施加至位元线。尽管这不足以在单一读取循环中切换铁电，如上述，现在知道的是，这个幅度的连续脉冲，如在正常读取程序中在存储器中所发生的会干扰铁电状态。此外，因为位元线连接到源极及基片，且字元线是连接到栅极，假使WLn及BLm+1信号没有完全同步，则一个单元的擦除进程会干扰下一个单元的擦除进程。在且实可行的制造规范下，此种完全同步在所有单元中是很困难的。因此，在一商业产品中，在擦除循环期间亦会有短的干扰电压。再者，以此种结构，不可能一次写入一个字节，其为读取铁电FET较快的方法。因此，铁电材料没有尖锐的矫顽场临界且可由重覆施加小于矫顽电压的电压而切换的事实使得研究铁电存储器的几个初始目的变得不可达到。因此，最好能够提供用来对铁电存储器寻址的结构及方法，特别是相对简单的铁电FET结构及制造此结构的方法，而能避免现有技术中如干扰的问题。
技术实现思路
本专利技术藉由提供具有不显著的疲乏及干扰的用于铁电存储器寻址的本文档来自技高网...

【技术保护点】
一种铁电存储器（６３６），包含一存储器单元（１２，２０２，３０２，４０２），及一电路（１１，２１１，３１１，４１１），用于读取及写入该存储器单元，其中用于读取及写入的该电路包括一驱动线（２２，１２２，３２２，４２２），其上置有用于写入信息至该存储器单元的电压，一位元线（２５，１２５，３２５，４２５），其上置有欲自存储器单元读出的信息，一前置放大器（２０，４２，１２０，３２０，４２０），在存储器单元及位元线之间，一设定开关（１４，１１４，３１４，４１４），连接在驱动线及存储器单元之间，及一重设开关（１６，１１６，３１６，４１６），连接至该存储器单元。

【技术特征摘要】
US 2000-9-25 60/235,2411.一种铁电存储器(636)，包含一存储器单元(12，202，302，402)，及一电路(11，211，311，411)，用于读取及写入该存储器单元，其中用于读取及写入的该电路包括一驱动线(22，122，322，422)，其上置有用于写入信息至该存储器单元的电压，一位元线(25，125，325，425)，其上置有欲自存储器单元读出的信息，一前置放大器(20，42，120，320，420)，在存储器单元及位元线之间，一设定开关(14，114，314，414)，连接在驱动线及存储器单元之间，及一重设开关(16，116，316，416)，连接至该存储器单元。2.如权利要求1的铁电存储器，其中该前置放大器包含一晶体管(42，120，320，420)，其具有一栅极(50，250，350等)及一对源极-漏极(52，54，252，254，352，354等)，其中，该存储器单元连接到该栅极，而源极-漏极之一连接到该位元线。3.如权利要求2的铁电存储器，其中重设开关为一晶体管(116，316，416)，其具有一对重设源极-漏极(242，244)，其中，一重设源极-漏极连接到存储器单元而另一重设源极-漏极连接到前置放大器晶体管的一源极-漏极。4.如权利要求1或2的铁电存储器，其中设定开关为一晶体管(114，314，414，514)，其具有一对设定源极-漏极(232，234，333，334，443，434)，其中，一设定源极-漏极连接到该存储器单元，而另一设定源极-漏极连接到驱动线。5.如权利要求1或2的铁电存储器，其中重设开关为一晶体管(116，316，416)，其具有一对重设源极-漏极(242，244)，其中一重设源极-漏极连接到存储器单元，而另一重设源极-漏极连接到位元线。6.如权利要求1，2或3中任一个的铁电存储器，其中该重设开关在存储器单元及位元线之间与前置放大器并联连接。7.一种铁电存储器(636)，包含多个存储器单元(12，201，301，401，501)及一电路(11，211，311，411，511)，用于写入及读取该存储器单元，其中，每个存储器单元包含存储器单元晶体管(214)及铁电电容器(212)，该存储器单元晶体管及铁电电容器并联连接。8.如权利要求7的铁电存储器，其中用于读取及写入的电路包括多个读取晶体管(120等)，每一个读取晶体管包括一栅极(250)，该栅极连接到该存储器单元之一；重设信号(BL0)源；及多个重设开关(116)，每一个重设开关连接到重设信号源及读取晶体管的栅极之间。9.如权利要求8的铁电存储器，其中该重设开关为重设晶体管，每一个重设晶体管具有一对重设源极-漏极(242，244)，其中一重设源极-漏极连接到重设信号源，而另一重设源极-漏极则连接到读取晶体管的栅极。10.如权利要求7或8的铁电存储器其...

【专利技术属性】
技术研发人员：陈正，加藤刚久，维克拉姆乔希，林铬镐，卡洛斯A帕兹德阿罗，拉里D麦克米伦，嵨田恭博，大槻达男，
申请(专利权)人：塞姆特里克斯公司，松下电器产业株式会社，
类型：发明
国别省市：US[美国]