模拟电可擦(EEE)存储器及其操作方法技术

系统(图1)有具有多个扇区(30-58)的模拟存储器(24)用于存储信息。控制器(22)计算很多在模拟存储器的预定地址范围内被很多有效记录所除的所用地址。在模拟存储器的当前使用空间计算一些没有被用于存储信息的剩余地址。作出了决定，不论计算是否大于第一预定数值并且不论剩余地址的数量是否大于第二预定数值。如果两个分数大于第一预定数值并且剩余地址的数量大于第二预定数值，使用模拟存储器的当前使用空间响应任何后续更新请求，否则通过将有效数据复制到有效扇区，模拟存储器的压缩是必须的。

【技术实现步骤摘要】
【国外来华专利技术】模拟电可擦(EEE)存储器及其操作方法交叉引用相关申请本申请涉及美国专利申请序列号XXX, xxx(代理人案号Α05023·7Τ5),在同一日期提交的，名称为“多个扇区模拟电可擦(EEE)存储器及其操作方法”，Ross Scouller, FrankK. Baker, Jr. , Venkatagiri Chandrasekaran为专利技术人并被转让给本受让人。
本专利技术通常涉及存储系统，更具体地说，涉及一种操作模拟电可擦(EEE)存储器的方法。
技术介绍
模拟电可擦(EEE)存储器通常使用随机访问存储器和电可擦的非易失性存储器，其被组合以提供这样的存储系统，该存储系统对于与随机存取存储器相当的常规非易失性存储器提供了增加的耐用性。这是通过使用远远大于随机访问存储器的非易失性存储器实现的，但EEE存储器的操作就像它仅仅是随机存取存储器的大小。因此，EEE存储器模拟减小的大小的电可擦存储器，其被EEE存储器使用但是在耐用性方面有所增加。这在耐用性是非常重要的情况下很有用，例如在数据会经常更新并且必须以非易失性的方式来存储的汽车和工业应用中。增加耐用性的成本因此增加了非易失性存储器的存储器大小，这就使得器件更加昂贵。因此有必要实现有效的耐用性而同时避免由于增加的存储器大小而导致的进一步增加的成本。附图说明本专利技术通过举例说明并不被附图所限定。在附图中，相同的参考符号表示相同的元素。对图中的元素进行说明是为了简便和清晰并不一定按比例绘制。图I以方框图形式说明了系统，使用非易失性存储器的模拟电可擦存储器，在实施本专利技术的实施例方面有用；以及图2以方框图形式说明了根据实施例的在逐步操作状态下显示的非易失性存储器；以及图3显示了包括实施例在内的更通用的解决方案的流程图。具体实施例方式一方面，模拟的电可擦(EEE)存储器有RAM和NVM，NVM比RAM有更多的容量。在NVM内，压缩被用于利用额外的容量。当数据相对高度动态，其中大部分数据被定期地更新而不是一小部分数据被定期地更新时，有益的是延迟压缩过程的开始时间。压缩的这种延迟增加了给定数量的NVM的系统耐用性，特别是当数据高度动态时更是如此。参照附图和以下的说明书可能对这会有更好的理解。在一个实施例中，闪存被用作为NVM。在一个例子中以及正如本专利技术所使用的，编程是指存储逻辑电平O到位单元以及擦除是指存储逻辑电平I到位单元。然而，在替代实施例中，编程可以指存储逻辑电平I到位单元以及擦除可指存储逻辑电平O到位单元。逻辑电平O还可能指逻辑低以及逻辑电平I也可能指逻辑高。正如本专利技术所使用的，术语“总线”是被用于指可以用于传递一种或各种不同类型信息的多个信号或导体，例如数据、地址、控制或状态。本专利技术所讨论的导体可以被解释或说明为单一导体、多个导体、单向导体或双向导体。然而，不同的实施例中可能改变导体的实施。例如，可使用单独的单向导体而不是双向导体，反之亦然。此外，多个导体或可被替换为串行地传输多个信号或以时间多路复用方式传输多个信号的单一导体。同样地，承载多个信号的单一导线可被单独放到承载这些信号的子集的各种不同导体内。因此，存在传输信号的许多选择。本专利技术所使用的术语“断言”或“置位”以及“否定”(或“去断言”或“清除”)是在提及将信号、状态比特、或类似物分别变为其逻辑真或逻辑假状态。如果逻辑真状态是逻辑电平“ I ”，则逻辑假状态是逻辑电平“O”。如果逻辑真状态是逻辑电平“0”，则逻辑假状态是 逻辑电平“I”。图I以方框图形式说明了系统10，系统10包括处理器14、可能包括主存储器的其它模块(一个或多个)16、系统互连12，以及EEE存储器系统18 (也被称为存储器系统或非易失性存储器系统)。每个处理器14、其它模块16、以及EEE存储器存储系统18双向地耦合到系统互连12。EEE存储器系统18包括RAM 20、存储器控制器22、包括Eflash 24的非易失性存储器(NVM) 23。RAM 20双向地耦合到系统互连12和存储器控制器22。存储器控制器22耦合到NVM 23并且控制Eflash 24的操作。重置信号被提供给处理器14和存储器控制器22。这个重置信号可以例如是给系统10的全局重置信号。处理器14可以是任何类型的处理器，例如微处理器、数字信号处理器等等，或者可以是任何其它类型的可以访问EEE存储器系统18的互连主控器。在一种形式中，系统互连12是系统总线。其它形式的互连可以被使用，包括例如交叉开关、点对点连接以及光和无线传输技术。其它模块16可能包括任何类型的模块，例如，另一存储器、另一处理器、另一互连主控器、外围设备、输入/输出(I/O)设备等等。或者，可能没有其它模块存在于系统10中。在操作中，处理器14可以发送访问请求(读或写访问请求)至存储器系统18。源于处理器14的访问请求包括访问地址以及在写访问情况下包括相关的写数据，该访问请求被提供给RAM 20。在读访问的情况下，RAM 20给处理器14提供存储在接收到的访问地址位置处的数据。在写访问的情况下，RAM 20在接收到的访问地址位置处存储接收到的写数据。在写访问的情况下，存储器控制器22可能检测到RAM20的更新并且选择性地存储接收到的访问地址和相关的写数据至Eflash 24。例如，在对RAM 20更新(写)的情况下，接收到的访问地址和相关写数据被用于形成被写入到Eflash 24下一个可用位置的记录。该下一个可用位置被逻辑地接续于在Eflash之前最近加载期间被载入的位置。(注意，参照图1，接收到的访问地址可以作为地址提供给NVM 23并且提供相关写数据作为至Eflash24的数据。在一个例子中，如果当前存储在RAM位置的值不同于与请求那个RAM位置的写访问请求相关的新写值，那么仅执行与RAM更新相对应的记录的写入。以这种方式，Eflash24可以存储以更持久的方式被更新的RAM 20的值。上述描述的操作就是为什么RAM 20被显示为模拟RAM。当RAM 20断电时，它的数据将丢失。一旦恢复供电，RAM的值可以从闪存23恢复。而闪存23在断电时不会丢失其数据。闪存23和闪存24具有比RAM 20更大的存储容量。RAM 20具有存储2048字节的容量。Ef Iash存储器24有16个扇区，每个扇区都有存储256个记录的容量。每个记录包括两个字节，两个字节在RAM 20内处于连续位置。闪存的好处是它的高密度带来的低成本。源于高密度架构的闪存的缺点就是擦除不能基于位或甚至不能基于记录。在这里的描述中，扇区被认为是用一次擦除可以擦除的闪存最小单元。可以通过利用多个擦除脉冲(例如50个)来实现一次擦除。每个擦除脉冲被施加到所有被擦除的特定扇区。因此，最初，为了存储可能2-字节记录的所有1024个的初始状态，Eflash存储器24将填充四个扇区。随着操作继续进行，将会有很多装满数据的扇区，包括当前被填充的被称为充满/活动的扇区。另一组扇区将被擦除并准备好被写入，在非易失性存储器的情况下这可以被称为准备好被编程。为防止大多数数据没有被改变而一小部分正在经历大多数改变的情况，当具有最老数据的扇区需要被擦除时将需要大量更新，因此 认为有必要保持四个扇区处于就绪状态。图2显示了当扇区被写入和擦除时，E本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：R·S·斯古勒，F·K·小贝克，V·常德瑞塞卡兰，
申请(专利权)人：飞思卡尔半导体公司，
类型：
国别省市：