存储器装置及系统中的引导分区制造方法及图纸

本发明专利技术包含存储器装置及系统中的引导分区以及与其相关联的方法。一个或一个以上实施例包含存储器单元阵列，其中所述阵列包含一引导分区及一定数目个额外分区。顺序逻辑单元识别符与所述额外分区相关联，且不和所述顺序逻辑单元识别符成序列的逻辑单元识别符与所述引导分区相关联。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体来说涉及半导体存储器装置、方法及系统，且更特定来说涉及存储器装置及系统中的引导分区。
技术介绍
通常提供存储器装置作为计算机及其它电子装置中的内部半导体集成电路及/或外部可装卸装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)及快闪存储器以及其它存储器。快闪存储器装置可用作各种各样的电子应用的易失性及非易失性存储器。快闪存 储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。快闪存储器的使用包含用于固态驱动器(SSD)、个人计算机、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如，MP3播放器)及电影播放器以及其它电子装置的存储器。例如程序代码的数据、用户数据及/或例如基本输入/输出系统(BIOS)的系统数据通常存储于快闪存储器装置中。两种常见类型的快闪存储器阵列架构为“NAND”及“N0R”架构，如此称谓是因为每一者的基本存储器单元配置所布置成的逻辑形式。NAND阵列架构将其存储器单元阵列布置成一矩阵使得所述阵列的“行”中的每一存储器单元的控制栅极耦合到(且在一些情况中形成)存取线，所述存取线在此项技术中通常称作“字线”。然而，每一存储器单元并不通过其漏极直接耦合到数据线(其在此项技术中通常称作数字线，例如位线)。而是，所述阵列的存储器单元源极到漏极地一起串联耦合在共用源极与数据线之间，其中共同耦合到特定数据线的存储器单元称作“列”。可将NAND阵列架构中的存储器单元编程到所要状态。举例来说，可将电荷置于存储器单元的电荷存储节点上或从所述电荷存储节点移除电荷以将所述单元置于一定数目个经编程状态中的一者中。举例来说，单电平单元(SLC)可表示两个状态，例如I或O。快闪存储器单元还可存储两个以上的状态，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110 及 1110。此些单元可称作多电平单元(MLC)。MLC可允许在不增加存储器单元的数目的情况下制造较高密度存储器，因为每一单元可表示一个以上数字，例如，一个以上位。举例来说，能够表示四个数字的单元可具有十六个经编程状态。存储器系统可包含例如计算机的主机及以各种组合使用以为所述主机提供存储器的各种类型的存储器。举例来说，存储器系统可包含主机及耦合到所述主机的外部存储器装置。举例来说，所述外部存储器装置可为快闪存储器装置。另外，举例来说，所述外部存储器装置可为经由例如USB连接的接口耦合到主机的可装卸存储器装置。所述外部存储器装置可包含(例如，存储)用于引导存储器系统的系统引导代码。举例来说，响应于存储器系统的引导事件，可从外部存储器装置将引导代码(例如，表示引导代码的数据)加载到主机，且所述主机可使用所述引导代码来引导存储器系统。然而，存储于存储器装置中的引导代码对于主机的用户可能为可见的
技术实现思路
附图说明图I图解说明根据本专利技术的一个或一个以上实施例具有一定数目个物理块的存储器阵列的一部分的图示。图2图解说明根据本专利技术的一个或一个以上实施例的存储器装置的框图。图3图解说明根据本专利技术的一个或一个以上实施例的 存储器系统的框图。具体实施例方式本专利技术包含存储器装置及系统中的引导分区以及与其相关联的方法。一个或一个以上实施例包含存储器单元阵列，其中所述阵列包含一引导分区及一定数目个额外分区。顺序逻辑单元识别符与所述额外分区相关联，且不和所述顺序逻辑单元识别符成序列的逻辑单元识别符与所述引导分区相关联。本专利技术的实施例可防止用户观看到包含(例如，存储)于存储器装置中的引导分区，例如引导代码。举例来说，存储器装置中的引导分区对于耦合到所述存储器装置的主机的用户可为不可见的。也就是说，所述引导分区对于用户可为隐藏的。在本专利技术的以下详细描述中，参考形成本专利技术的一部分的附图，且其中以图解说明的方式展示可如何实践本专利技术的一定数目个实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实践本专利技术的实施例，且应理解，可利用其它实施例且可做出过程、电及/或结构改变，此并不背离本专利技术的范围。如本文中所使用，“一定数目个”某物可指代一个或一个以上此种事物。举例来说，一定数目个存储器装置可指代一个或一个以上存储器装置。另外，如本文中特别是关于图式中的参考编号所使用的标示符“B”、“P”、“R”及“S”指示如此标示的一定数目个特定特征可与本专利技术的一定数目个实施例包含在一起。本文中的图遵循其中第一个数字或前几个数字对应于图式图编号且其余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，在图2中232可指代元件“32”，且在图3中可将类似元件指代为332。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本专利技术的一定数目个额外实施例。另外，如将了解，所述图中所提供的元件的比例及相对标度打算图解说明本专利技术的实施例且不应视为限制意义。图I图解说明根据本专利技术的一个或一个以上实施例的具有一定数目个物理块的存储器阵列100的一部分的图示。举例来说，存储器阵列100可为NAND或NOR快闪非易失性存储器阵列。然而，本专利技术的实施例并不限于特定类型的存储器阵列。此外，虽然图I中未展示，但所属领域的技术人员将了解，存储器阵列100可连同与其操作相关联的各种外围电路一起位于特定半导体裸片上。如图I中所展示，存储器阵列100具有一定数目个存储器单元物理块116-0(块0)、116-1(块I)、…、116-B(块B)。所述存储器单元可为单电平单元及/或多电平单元。作为一实例，存储器阵列100中的物理块的数目可为128个块、512个块或1，024个块，但实施例并不限于128的特定倍数或存储器阵列100中的任何特定数目个物理块。在图I中所展示的实例中，每一物理块116-0、116_1、…、116-B包含可一起作为一单元擦除的存储器单元，例如，可以大致同时的方式擦除每一物理块中的单元。举例来说，可在单个擦除操作中一起擦除每一物理块中的存储器单元。如图I中所展示，每一物理块116-0、116-1、…、116-B含有耦合到存取线(例如，字线)的一定数目个存储器单元物理行(例如，120-0、120-1、…、120-R)。每一物理块中的行(例如，字线)的数目可为32，但实施例并不限于每物理块特定数目个行120-0、120-1、...、120-R。如所属领域的技术人员将了解，每一行120-0、120-1、…、120-R可包含(例如，存 储)一个或一个以上数据物理页。物理页指代编程及/或感测单元，例如，作为存储器单元功能群组一起编程及/或感测的一定数目个单元。在图I中所展示的实施例中，每一行120-0、120-1、…、120-R存储一个数据页。然而，本专利技术的实施例并不限于此。举例来说，在本专利技术的一个或一个以上实施例中，每一行可存储多个数据页，其中一个或一个以上偶数数据页与偶数编号的位线相关联，且一个或一个以上奇数数据页与奇数编号的位线相关联。另外，对于包含本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：尼尔·A·加尔博，维克托·Y·蔡，威廉·H·拉德克，克里希纳穆·R·达特拉，
申请(专利权)人：美光科技公司，
类型：
国别省市：