半导体存储器件以及控制半导体存储器件的方法技术

一种半导体存储器件，其执行用于数据保留的刷新，具有停止刷新的断电模式。该器件包括一个请求产生电路（１９），用于用一个振荡电路所产生的振荡信号产生一个刷新请求信号（ｒｅｑ）。该振荡电路响应一个断电模式进入信号（ＮＡＰｅ）而停止振荡信号的产生。这样减小该半导体存储器件的电流消耗。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体存储器件，特别涉及一种具有在激活内部电源时停止用于保持数据的刷新操作的断电模式的半导体存储器件。
技术介绍
一种动态随机存取存储器(DRAM)通常被用于在例如移动电话这样的便携式电子设备中取代静态随机存取存储器(SRAM)。包括DRAM的系统定期地刷新该DRAM的存储单元，以保持数据。最近的DRAM系统进入需要保持数据的第一待机状态和不需要保持数据的第二待机状态。在第一待机状态中的DRAM的刷新不必要地消耗了电流。为了减小在第二待机状态中的功耗，已经开发出一种DRAM，其具有包括刷新停止模式(小睡模式)和休眠模式的断电模式。该刷新停止模式使不需要刷新的电路被减活。该休眠模式停止内部供电。图1为示出一种现有的DRAM60的示意方框图。该DRAM60包括一个自刷新控制电路61、一个断电控制电路62、一个内部发电电路63、一个刷新控制电路64、一个主电路65以及一个NOR电路70。该包括OSC控制电路66、振荡电路67、循环计数器68以及请求产生电路69的自刷新控制电路61在预定周期中产生一个刷新请求信号req。OSC控制电路66包括一个PMOS晶体管TP1和电阻器R1，其串联在电源和地之间。该PMOS晶体管TP1的栅极连接到其漏极，从该漏极输出一个振荡频率控制信号VR。该控制信号VR由通过该PMOS晶体管TP1和电阻器R1的电流(恒定电流)I所设置。最好该电流I相对较小，以执行低电流消耗的操作。例如，该电阻器R1具有10MΩ，并且该电流I具有几微安(例如，1微安)。该振荡电路67包括奇数个(在图1中为3个)反相器电路71、72、73，其连接为环状，以构成一个环形振荡器。该反相器电路71至73的电源端分别通过PMOS晶体管TP2、TP3和TP4连接到该电源。该PMOS晶体管TP2至TP4的栅极被提供该振荡频率控制信号VR。该晶体管TP2至PMOS晶体管TP4根据该控制信号VR把控制电流提供给该反相器电路71至73。由该反相器电路71至73所构成的该环形振荡器按照这种方式产生一个振荡信号OSC。该振荡信号OSC被提供到该循环计数器68。循环计数器68计数该振荡信号的脉冲数，以确定一个刷新周期。该请求产生电路69在每个刷新周期中输出由该循环计数器68所确定的一个请求信号req。该断电控制电路62确定一个外部信号(未示出)是否表示断电模式，以产生一个小睡模式进入信号NAPe或休眠模式进入信号SLEEPe。该NOR电路70具有被提供来自该请求产生电路69的请求信号req的第一输入端，以及被提供来自该断电控制电路62的小睡模式进入信号NAPe的第二输入端。该NOR电路70把该请求信号req提供给该刷新控制电路64。该刷新控制电路64响应该请求信号req而控制自刷新。该主电路65包括一个DRAM核心65a，其包括一个存储单元阵列、行解码器和读出放大器。该刷新控制电路64激活在该DRAM核心65a中的每条字线，并且刷新存储在连接到被激活的字线的存储单元中的数据。该内部发电电路63产生被提供到DRAM核心65a及其外围电路的电源电压，以及内部电源，例如提供到该基片以激活该DRAM60的负电势或升压电势。换句话说，该内部发电电路63产生电源电压，用于操作该自刷新控制电路61、主电路65和刷新控制电路64。该断电控制电路62把休眠模式进入信号SLEEPe提供给该内部发电电路63。这使该内部发电电路63被减活，停止产生电源电压，并且停止该存储单元的刷新操作。用于操作断电控制电路62的电源电压由另一个内部发电电路(未示出)所严生。现在将讨论DRAM60的操作。(小睡模式)当由断电控制电路62提供给NOR电路70的进入信号NAPe具有高电平时(在图2中的时间t11至t12之间的小睡周期)，NOR电路70连续地输出具有低电平的信号。因此，刷新控制电路64不被提供该请求信号req。这停止存储单元的刷新操作并且减小电流消耗。在小睡模式中，在如图3所示的状态中，内部发电电路63被激活。因此，刷新控制电路64、主电路65、和自刷新控制电路61被提供电能。在该状态中，断电控制电路62的进入信号NAPe停止把来自自刷新控制电路61的提供给刷新控制电路64，以停止刷新操作。(休眠模式)参见图4，当断电控制电路62把进入信号SLEEPe提供给内部发电电路63时，内部发电电路63停止产生电能。在该状态中，断电控制电路62断开把内部发电电路63连接到外部电源的电源线以及把内部发电电路63连接到电路61、64和65的内部电源线。图5示出在正常待机模式、小睡模式和休眠模式中的电流消耗。在小睡模式中，刷新操作的交流电流从正常待机模式中的电流消耗减小。在休眠模式中，在自刷新控制电路(自控制电路)61中的振荡操作的交流电流和内部发电电路63的直流电流从在小睡模式中的电流消耗减小。也就是说，在休眠模式中，除了断电(PD)控制电路62之外的电路(即，确定该模式所需的电路)被与该电源断开，并且被减活以减小电流消耗。参见图6A，在休眠模式周期(从时间t11至时间t12的休眠周期)过程中，内部发电电路63被减活，并且内部电源电压被减小到地电压。因此，需要几百微秒的恢复时间(时间t12至t13)来从休眠模式返回到正常待机模式，并且激活内部发电电路63和稳定该内部电源电压。参见图6B，在小睡模式周期中(从时间t11至t12的小睡周期)，内部发电电路63被激活。因此，该模式快速地从小睡模式返回到正常待机模式。相应地，当在需要保持数据的操作模式和不需要保持的操作模式之间频繁地切换时，最好使用小睡模式。如上文所述，在小睡模式中，不需要提供请求信号req以停止刷新操作。但是由于上述原因，自刷新控制电路61的振荡电路67和OSC控制电路66被连续地激活。当内部发电电路63被激活时，振荡电路67以异步的方式继续执行振荡操作。因此，如果振荡电路67的振荡操作被中断并且随后重新开始，则振荡信号OSC将具有不同预定振荡周期的周期。这可能导致刷新控制电路64的故障。更加具体来说，如果循环计数器68要根据具有不同于预定周期的周期的振荡信号OSC执行计数操作，则请求信号req的周期将不同于所需的刷新周期。OSC控制电路66包括具有高电阻的电阻器R1。因此，如果提供给OSC控制电路66的电源被切断，则当启动该电源时，振荡频率控制信号VR需要预定的时间来到达预定的数值。具有不同于预定频率的振荡频率的振荡信号OSC在振荡频率控制信号VR到达预定数值的过渡周期(不稳定周期)过程中产生。但是，通过仅仅停止请求信号req以在小睡模式过程中操作OSC控制电路66和振荡电路67，消耗了不必要的电流。
技术实现思路
本专利技术的一个方面是一种半导体存储器件，其执行用于数据保留的刷新，具有停止刷新的断电模式。该器件包括一个振荡电路，用于产生一个振荡信号。一个请求产生电路用该振荡电路的振荡信号产生一个刷新请求信号，其中该振荡电路响应一个断电模式进入信号而停止振荡信号的产生。本专利技术的另一个方面是一个半导体存储器件，其中包括一个断电控制电路，用于产生一个断电模式进入信号。一个刷新控制电路为该半导体存储器件产生一个刷新请求信号。该刷新控制电路包括用于产生一个振荡信号的一个振荡电路。一个振荡控制电路连本文档来自技高网...

【技术保护点】
一种半导体存储器件，其执行用于数据保留的刷新，具有停止刷新的断电模式，该器件包括一个振荡电路（１７、３５、４５、５６），用于产生一个振荡信号；以及一个请求产生电路（１９），用于用该振荡电路的振荡信号产生一个刷新请求信号（ｒｅｑ），该器件的特征在于，该振荡电路响应一个断电模式进入信号（ＮＡＰｅ）而停止振荡信号的产生。

【技术特征摘要】
JP 2002-8-8 231646/20021.一种半导体存储器件，其执行用于数据保留的刷新，具有停止刷新的断电模式，该器件包括一个振荡电路(17、35、45、56)，用于产生一个振荡信号；以及一个请求产生电路(19)，用于用该振荡电路的振荡信号产生一个刷新请求信号(req)，该器件的特征在于，该振荡电路响应一个断电模式进入信号(NAPe)而停止振荡信号的产生。2.根据权利要求1所述的器件，其特征在于，在该振荡电路响应该断电模式进入信号(NAPe)产生一个结束振荡信号之后，该振荡电路停止新的振荡信号的产生，并且当该断电模式进入信号被无效时，该振荡电路与该无效相同步地产生该振荡信号。3.根据权利要求1或2所述的器件，其特征在于，该振荡电路包括一个逻辑门(26)，用于响应该断电模式进入信号停止振荡信号的产生。4.根据权利要求3所述的器件，其特征在于，该逻辑门包括一个NOR电路。5.根据权利要求1至4所述的器件，其特征在于一个振荡控制电路(34、44、51)，其连接到该振荡电路，以产生一个控制信号(VR)，用于控制该振荡信号的频率；以及一个晶体管(TP5、TN4)，用于响应该断电模式进入信号切断振荡控制电路的电源。6.根据权利要求5所述的器件，其特征在于，该振荡控制电路产生一个恒流控制信号和一个恒压控制信号之一。7.根据权利要求5或6所述的器件，其特征在于，具有一个电平检测电路(33)，其连接到该振荡控制电路，以检测该控制信号的电压电平，并且产生一个检测信号(mon)。8.根据权利要求7所述的器件，其特征在于，一个开关(TP7)，其连接到该振荡电路和该电平检测电路，以响应该检测信号有选择地把该振荡信号提供到该请求产生电路。9.根据权利要求7所述的器件，其特征在于，该请求产生电路包括一个循环计数器(18)，用于计数该振荡电路的振荡信号，该器件的特征在于一个开关电路(TP7)，其连接在振荡电路和循环计数器之间，以响应该检测信号有选择地把该振荡信号提供到该循环计数器。10.根据权利要求7所述的器件，其特征在于，该振荡电路包括一个逻辑门(58)，用于响应该断电模式进入信号(NAPe)和该检测信号(mon)停止该振荡信号的产生。11.根据权利要求10所述的器件，其特征在于，该逻辑门包括一个NOR电路(58)。12.根据权利要求5或6所述的器件，其特征在于包括一个前置单元(43)，其连接到该振荡控制电路的输出端，以响应该断电模式进入信号把具有预定电压(VR2)的另一个控制信号提供给该振荡控制电路。13.根据权利要求12所述的器件，其特征在于，该预定电压基本上等于该控制信号的电压。14.根据权利要求12或13所述的器件，其特征在于，该振荡电路包括一个逻辑门(25)，用于响应该断电模式进入信号(NAPe)停止该振荡信号的产生。15.根据权利要求12或14所述的器件，其特征在于，包括一个振荡器(13a)，用于产生该另一个控制信号，以及根据该另一个控制信号产生另一个振荡信号；以及一个电压产生电路(13b)，其连接到该振荡器，以用该另一个振荡信号产生内部电源电压。16.根据权利要求15所述的器件，其特征在于，包括一个开关电路(250、252)，用于响应另一个断电模式进入信号(SLEEPe)，切断该振荡器的电源。17.一个半导体存储器件，其中包括一个断电控制电路(12)，用于产生一个断电模式进入信号；以及刷新控制电路(11)，用于为该半导体存储器件产生一个刷新请求信号(req)，该刷新控制电路包括用于产生一个振荡信号的一个振荡电路(17、35、45、56)、连接到该振荡电路用于产生一个控制该振荡信号的频率的控制信号的振荡控制电路(34、44、51)、用于对该振荡电路的振荡信号进行计数的循环计数器(18)、以及连接到该循环计数器...

【专利技术属性】
技术研发人员：栗田裕司，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]