一种半导体器件的制造方法，所述半导体器件包括利用化学气相沉积方法在半导体衬底上形成的金属氧化物，所述方法包括： 两阶段沉积步骤，包括：第一阶段，用于将包含特定金属的原料气体导入到放置了所述半导体衬底的反应器中；以及第二阶段，用于随...

一种反熔丝编程电路，包括多个反熔丝、用来从多个反熔丝中选择编程的反熔丝的第一晶体管、以及第二晶体管。用来选择反熔丝的选择信号施加在第一晶体管的栅极，以及第一电源连接在第一晶体管的源极。另外，第二电源连接在第二晶体管的漏极，第一晶体管的漏...

为了增大其中利用夹层连接器堆叠了多个存储器模块的存储器系统的数据传输率，在充当存储器模块板的多层电路板中使用了用于只连接特定层的堆叠盲通路和埋入通路作为通路，并且用于安装设备的至少部分焊片具有焊片在通路上的结构。因此，通路没有信号传输不...

在形成上电极保护膜从而使其与上电极的钌膜紧密接触而并未损坏钌膜之后，对上电极进行刻蚀，从而获得ＭＩＭ电容器，其中并不会由于上电极的钌膜的氧化而导致漏电流的增加。

本发明披露了一种用双层抗蚀工艺的抗蚀图形成方法，该方法仅需要相当于单层抗蚀工艺的显影步骤的简单显影步骤。该抗蚀图形成方法包括如下步骤：包括如下步骤：在衬底上形成下层抗蚀膜；在下层抗蚀膜上形成扩散防止膜；在扩散防止膜上形成上层抗蚀膜；同时...

在有控制器和多个存储单元一起安装在母板上的存储器中，高速操作是依靠抑制反射引起的波形畸变来执行的，因为，当控制器执行关于存储模块上的存储单元的写／读数据时发生信号反射，控制器和存储单元中包括了有源终止器单元。这些有源终止器单元，为了终止...

一种半导体集成电路装置，构成简单，可降低等待时间，包括：将外部时钟信号分频生成读出用时钟的控制电路；基于读出用时钟将对应第１～第４地址的读出数据放大的第１～第４放大电路；将分别与两个偶数以及两个奇数地址对应的各两个放大电路输出的在时间上...

一种半导体芯片包括一个界面芯片和多个被连续地叠层在所述界面芯片上的ＤＲＡＭ芯片。多个电源电极、多个接地电极和多个信号电极穿入各ＤＲＡＭ芯片，并将各ＤＲＡＭ芯片与界面芯片互连，使它们连接到外部电路。每个电源电极、相应的信号电极和相应的接地...

本发明提供了一种器件设置，包括：存储单元阵列，读出放大器，连接存储单元和读出放大器的位线，插入在位线上、用来对存储单元和读出放大器间的连接进行开关控制的传递门，其中，读出放大器内侧位线，也就是在传递门的读出放大器一侧的位线，被布置在插置...

一种制备半导体器件的方法，该方法包括如下步骤：在ＳｉＯ↓［２］层上顺序沉积多晶硅层、ＷＮ层和Ｗ层；在Ｗ层上形成掩模图案；通过使用在Ｗ和ＷＮ之间具有高蚀刻选择比的第一蚀刻气体中的等离子体来选择性蚀刻Ｗ层，通过使用在ＷＮ和Ｓｉ之间具有高蚀刻...

在以规定的间距重复设置有在第１方向上延伸的１对布线的半导体存储装置中，具备按照规定模式的重复单位，设置有多个由栅极与１对布线中的一方布线相连接的ＭＯＳ晶体管，和栅极与１对布线中的另一方布线相连接的ＭＯＳ晶体管所构成的双晶体管的双晶体管群...

一种在硅衬底上制造ＤＲＡＭ器件的方法，包括：形成存储单元区域中的单元晶体管和外围电路区域中的其他晶体管；形成与单元晶体管的扩散区域相连的多晶硅插头和与其他晶体管的扩散区域相连的金属插头；在９８０到１０２０摄氏度的温度下进行处理；在７００...

一种堆叠式半导体器件，包括：多个半导体芯片以及贯穿所述至少一个半导体芯片的导电通路。将所述半导体芯片堆叠在一起。通过所述导电通路将所述半导体芯片电连接，所述每一个导电通路具有贯穿对应所述半导体芯片的多个贯通连接。

一种三维半导体存储器件，用于降低在数据传送过程中充电和放电不可避免的互连电容以及降低功耗，它包括：多个存储器单元阵列芯片，其中的存储体存储器被分成子存储体，子存储体的组织和设置是根据输入／输出比特进行的，芯片层迭在第一半导体芯片上；以及...

一种其中叠置了多个半导体电路芯片的三维半导体器件，所述三维半导体器件具有多个用于这些半导体电路芯片之间的信号传输的芯片间互连，当传输信号时，仅选择用作信号传输的一个芯片间互连，并通过在芯片间互连和信号线之间设置的开关，电隔离其它芯片间互...

本发明的堆叠式半导体存储器器件的目的在于减少开发多种存储器器件的成本，并且包括：具有存储单元阵列的存储单元阵列芯片、与存储单元阵列芯片堆叠在一起且具有用于改变存储单元阵列的输入／输出位配置的存储器配置切换电路的接口芯片、以及用于连接存储...

在Ｐ型硅衬底上形成氮化硅膜；在氮化硅膜中形成预定图案的开口；用氮化硅膜作为掩模在半导体衬底上形成栅沟槽；然后，在栅沟槽内部以及开口内嵌入多晶硅膜，从而自对准地形成栅极。另外，在通过溅射方法将高熔点金属膜如钴等沉积到氮化硅膜的整个表面上之...

在内插式基板的一个主平面上接合第一裸芯片，在内插式基板的另一个主平面上接合具有比第一裸芯片宽的主平面的第二裸芯片的半导体装置，本发明通过在所述第二裸芯片的背磨面（与所述内插式基板相反侧的主平面）涂布比所述第二裸芯片线膨胀系数大的树脂，来...

在半导体衬底的第一区域和第二区域上分别形成硅膜；将Ｐ型杂质选择地离子注入到第一区域中的硅膜内；实行第一次退火，以激活注入在硅膜内的Ｐ型杂质；在第一次退火之后，将Ｎ型杂质选择地离子注入到第二区域中的硅膜内；在离子注入Ｎ型杂质之后，在所述硅...

公开了一种能够减小其中使用的程序熔断器数目的半导体器件以及一种熔断电路选择方法。该半导体器件包括至少一个第一熔断电路，所述第一熔断电路包括：存储电路组，其基于多个程序熔断器的切断模式来存储想要的地址；命中检测单元，其检测所述存储电路组中...