公开了一种半导体存储器件，包括：存储单元阵列块；以及与存储单元阵列块沿第一方向排列的电路区。电路区包括第一区以及与第一区沿第一方向排列的第二区。第一区配置有在与第一方向垂直的第二方向对准的第一电路和第二电路。第二区配置有在第二方向对准的...

一种半导体存储器件，被配置来根据具有时钟周期的时钟信号，延迟输入信号，所述半导体存储器件包括：　　　　参考信号发生器，被配置来根据时钟信号产生参考信号，其中参考信号指示代表时钟周期的参考延迟时间；以及　　　　延迟电路，被配置来根据参考信...

一种等待时间计数器，包括：具有并联的多个闩锁电路的点移位型ＦＩＦＯ电路，每个闩锁电路包括一个输入门和一个输出门，所述内部指令ＭＤＲＤＴ被共同提供给所述输入门；以及可使任一输入门和任一输出门导通的选择器。选择器包括在选择输入门的选择动作和...

一种校准电路，包含第一副本缓冲器和第二副本缓冲器，第一副本缓冲器具有与组成输出缓冲器的上拉电路实质相同的电路配置，而第二副本缓冲器具有与组成输出缓冲器的下拉电路实质相同的电路配置。当发出第一校准命令ＺＱＣＳ时，激活控制信号ＡＣＴ１或ＡＣ...

根据本发明的半导体存储装置具有储存单元，该储存单元包括：层间绝缘膜、嵌入到层间绝缘膜中的下电极层、以及设置在层间绝缘膜上的记录层和上电极层。当向储存单元传送预定的电流时，通过大体上超过熔点来加热记录层，并且在记录层和下电极层之间的界面附...

本发明涉及安装存储装置不受数量限制的寄存器和存储模块。第一和第二预处理触发器通过一时钟锁存输入到寄存器中的指令／地址信号，该时钟的频率是外部时钟信号和它的反相信号频率的１／２。因此，将指令／地址信号解压为一组信号，该组信号临时具有两倍的...

在有控制器和多个存储单元一起安装在母板上的存储器中，高速操作是依靠抑制反射引起的波形畸变来执行的，因为，当控制器执行关于存储模块上的存储单元的写／读数据时发生信号反射，控制器和存储单元中包括了有源终止器单元。这些有源终止器单元，为了终止...