本发明公开了一种用于制作半导体装置的方法，该方法超精细地形成深孔接触而不产生开口畸变以及接触孔内的扭曲。用于制作半导体装置的该方法包括步骤：（ａ）通过使用包含Ｘｅ气体的第一刻蚀气体的干法刻蚀，在包含氧化硅的绝缘层３的上部内形成接触孔６，...

半导体存储器件包括加热电极、相变部分和上电极。相变部分在第一方向上与加热电极相连。上电极具有上表面、下表面和孔。孔在上表面和下表面之间沿第一方向穿透该上电极。孔具有内壁，其在垂直于第一方向的第二方向上与相变部分相连。

本发明的目的是提供一种制造动态随机存取存储器的方法，该存储器即使具有大存储密度也能减少缺陷率。本发明的方法用于制造具有设置在半导体衬底上的存储器阵列区域和外围电路区域的动态随机存取存储器的方法，氮化硅膜覆盖在存储器阵列区域和外围电路区域...

本发明公开了一种动态型的半导体存储装置，其在通过降低待机时之电源电流而获得低功耗的同时，还抑制了芯片面积的增大。将与在正常操作时被访问之行地址对应的字线预先存储到ＲＡＭ中，在进入自刷新时，对于从存储器单元数据中所读出的数据，用编码器附加...

在将故障地址写入地址寄存器期间，当要执行大于预先提供的反熔丝的数目的多个故障地址写入时，或者当要执行大于预先提供的反熔丝的数目的多个故障地址的存储处理时，传送指示不能执行写入或存储操作的溢出信号作为输出，并且向外部报告不再可以利用反熔丝...

本发明提供一种包括多个子阵列的半导体存储器，其中每个子阵列中包含多个单元（Ｓ），至少一个行缓冲器连接所有子阵列，外部电路与子阵列之间的数据传输通过行缓冲器完成。该半导体存储器中，用于保存已存储于由一条字线选中的子阵列的单元中的数据的一个...

假设安装存储器装置数量的最大值，固定和设置外部延迟复制电路。要求的频带分为多个子频带，输出缓存器的延迟时间和内部延迟复制电路互相转换，使用每个子频带，从而设定内部延迟复制电路实际最大值和实际最小值。选择针能选择内部延迟复制电路的延迟时间...

在以该存储器设备连接在数据总线上使用的存储器设备中，该存储器设备包含有源终止电路，用于在将该有源终止电路电气地置于活跃状态中时终止该存储器设备，及用于在将该有源终止电路电气地置于不活跃状态中时不终止该存储器设备。该存储器设备还包含控制电...

在具有一个存储控制器２０和至少一个ＤＲＡＭ３０的存储系统中，存储控制器２０从ＤＲＡＭ３０接收一个作为伪时钟信号的连续和交替的反相信号，并且根据该连续交替的反相信号和一个基准时钟信号产生一个用于ＤＱ信号的内部接收时钟信号。然后，存储控制器...

提供一种能够在等待状态极大地降低功耗的半导体存储器件的功率控制方法和半导体存储器件。该功率控制方法用于在等待状态中实行功率控制的超低功耗模式。在超低功耗模式中，提供突发自刷新状态，断电状态和通电状态。在突发自刷新状态，以集中方式刷新存储...

一种半导体存储设备及其制造方法，在本发明中，首先，与现有技术相同，用行冗余或列冗余修复失效的单元，然后，对于不能利用行或列冗余修复的剩余的失效单元，通过增加刷新次数，使其大于正常单元的刷新次数，能够修复更多的失效单元。

本发明提供一种一边可以应付位线与字线的短路缺陷而引起的备用电流不良，一边可以以小的布局面积达到高的冗余救济率，且能可靠地冗余救济的动态型半导体存储装置。相对共享读出放大器中的一侧的位线对用均衡电路和另一侧的位线对用均衡电路，共同设置一个...

一种用于半导体设备的测试方法，所述半导体设备设置有使用由第一编码和第二编码组成的乘积码以实现存储器的纠错的ＥＣＣ电路，所述测试方法包括以下步骤：获得通过分别根据第一编码和第二编码的独立校正操作实现的第一通过／失效确定结果和第二通过／失效...

一种半导体存储装置，其具备：具有数据区域和检验码区域的存储器阵列；在数据保持状态中，控制刷新动作的刷新控制机构；将数据区域规定位列作为处理单元，进行编码运算生成检验码，并使用检验码进行译码运算，对数据进行误码检测修正的运算机构；作为转移...

本发明提供一种对ＤＲＡＭ接口互换性高的具有相变化存储器的半导体存储装置。存储单元阵列（１８）中具有配置在位线和字线的交叉部的含相变化元件的存储单元。其动作如下，即将随付写入要求的写地址和数据分别暂时保持在写地址寄存器（１５）和数据寄存器...

本发明提供一种能够抑制读出时的噪声增大，适当进行数据保持时间不同的存储器单元的更新的装置。具有计数器（１０）、保存被使得更新期间可变的行地址所插入的计数值的存储部（１７Ａ、１７Ｂ）、以及计数器的输出与存储部的内容是否一致进行比较的比较电...

当计数器输出信号（１０４）采用与特定地址有关的预定值时，计数器控制器（１０）停止刷新计数器（２０）的计数器操作，以将计数器输出信号（１０４）保持在恒定值。维持刷新特定地址的状态，并且在该状态下完成故障分析。

一种半导体器件，包括读出放大器；驱动电路，用于按照可控制的方式对读出放大器提供预定电位；以及断路晶体管，所述断路晶体管设置在读出放大器和驱动电路之间。按照本发明，断路晶体管可以使读出放大器与驱动电路断开。因此，当在从激励字线直到激励读出...

本发明的半导体存储装置，具有对应于读命令预取存储器阵列中所保持的给定位数的数据，与内部时钟同步，将所预取的数据的Ｌ位部分并行传送给内部总线的传送控制电路，以及包含有分别保持从内部总线所输入的Ｌ位的各个位的Ｌ个ＦＩＦＯ缓存，与外部时钟同步...

一种半导体存储装置，具备：ＭＯＳ晶体管（ＴＰ１），在过度驱动开始时被导通，对并联连接的多个读出放大器供给电源（ＶＤＤ１）；电容器（Ｃ１），蓄积与经由ＭＯＳ晶体管（ＴＰ１）流动到多个读出放大器的电荷对应而被参照的电荷ＭＯＳ晶体管（ＴＰ２）...