电子器件制造技术

本发明专利技术提供了电子器件，其包括限定第一主表面的携载件、附连到第一主表面的芯片、连接到第一主表面的引线阵列以及设置在携载件的第一主表面上的一厚度的包封材料。每个引线延伸穿过这一厚度的包封材料。

【技术实现步骤摘要】

本专利技术涉及电子器件。
技术介绍
半导体封装件对封入其中的集成电路芯片提供保护，使其免受诸如热变化和振动等环境条件的影响。半导体封装件包括支撑携载件、电耦合到携载件的一个或更多个芯片、模制在携载件和芯片(一个或更多个)上的包封材料以及被配置成将芯片电连接到外部世界的引线。爬电距离是相邻引线之间的距离。对于高压应用而言，希望爬电距离足够大以适应足够高的电压，而在相邻引线之间不产生电弧放电或不发生电气故障。通过增加封装件的尺寸可以增大爬电距离，但这会增加封装件的侧面外围边缘的长度，因而增加从侧面外围边缘延伸的相邻引线之间的间隔。然而，由于大多数客户/用户需要比以往更小的封装件，所以通常不希望增大封装件的尺寸。出于这些原因及其它原因，存在对本专利技术的需求。
技术实现思路
—方面，本专利技术提供了一种电子器件，其包括限定了第一主表面的携载件、附连到第一主表面的芯片、连接到第一主表面的引线阵列，以及设置在携载件的第一主表面上的一定厚度的包封材料。每个引线延伸穿过该厚度的包封材料。附图说明本说明书包括附图以提供对实施例的进一步理解，附图一皮并入-说明书中并构成本il明书的一部分。这些图示出了实施例，并和it明书一起用来解释实施例的原理。参考下文详细描述，4艮容易地认识到，并可更好地理解其它实施例和这些实施例的许多预期优势。图中的元件不一定是按照比例绘制的。相同的参考数字标示对应的相似部件。图1是根据一个实施例用在电子器件中的半导体封装模块的透视图，该半导体封装模块包括连接到携载件的主表面的引线阵列。图2是根据一个实施例的电子器件的部分横截面图，该半导体封装模块包括连接到携载件的主表面的引线阵列。图3A是根据另一个实施例的电子器件的部分横截面图，该半导体封装模块包括连接到带引线携载件的主表面的引线阵列。图3B是根据一个实施例的电子器件的部分横截面图，半导体封装模块包括连接到另 一个携载件的主表面的引线阵列。图4-6是根据一个实施例用来制造电子器件的工艺的部分;f黄截面图，该电子器件包括连接到携载件的主表面的引线阵列。图7-9是根据另一个实施例用来制造电子器件的工艺的部分横截面图，该电子器件包括连接到携载件的主表面的引线阵列。图10-12是根据另一个实施例用来制造电子器件的工艺的部分横截面图，该电子器件包括连接到携载件的主表面的引线阵列。图13-15是根据一个实施例用来制造电子器件的另一工艺的部分横截面图，该电子器件包括连接到携载件的主表面的引线阵列。具体实施例方式在下面的详细描述中，将参考形成说明书一部分的附图，附图通过图示示出了可以实践本专利技术的具体实施例。在这方面，本文4吏用的方向性术语，如顶部，底部，前，后，前导，，，尾随，，等等均是针对所示附图(一幅或多幅)的定向而言的。因为实施例中的元件可以位于许多不同方位，所以使用方向性术语是出于说明的目的而不是限制目的。应理解，可以利用其它实施例，并且在不偏离本专利技术的范围内可以做出结构性变化或逻辑性变化。因此，下文的详细描述不是在限制意义上进行的，本专利技术的范围由所附权利要求限定。应理解到，除了另行明确指出外，本文所述的各个示例性实施例的特征可以互相组合。如在本说明书中使用的术语电耦合并不是指元件必须直接耦合在一起，在电耦合，，的组件之间可以提供中间组件。各实施例提供的电子器件具有大量的输入/输出引线。各实施例提供的输入/输出引线阵列连接到电子器件的携载件的主表面，其中相对较大数目的引线被适当间隔开以最小化相邻引线之间的电压爬电(voltage creepage )。在一个实施例中，阵列中的引线包括连接到携载件的第 一部分和分开的第二部分，其中第 一部分是在携载件上封装塑料时现场模制而成的，第二部分被插入到第 一部分中以形成垂直穿过包封材料的引线。在一个实施例中，引线阵列中的引线分布在第一主表面的区域上。与传统的封装件相比，由于第一主表面的面积比封装件的外侧面的面积要大，所以能提供更多的引线。此外，与传统的封装件相比，在相邻引线之间提供了更大的间隔，这最小化了相邻引线之间的电压爬电，而不需要增加半导体封装件的整体尺寸或总尺寸。图1是根据一个实施例的半导体封装模块20的透视图。在用包封材料模制了半导体封装模块20之后，模块20适于用作半导体封装件。在一个实施例中，半导体封装模块20包括携载件22、连接到携载件22的芯片24a，24b.，.24n以及连接到携载件22的引线28构成的阵列26。为清楚起见，图示的半导体封装模块20处于用模制材料封装模块20之前的状态。具体讲，第二引线组件42首先连接到携载件22的主表面38,之后用塑料来模制携载件22和第二引线组件42的阵列26,之后将大致垂直的第一引线组件40插入到第二引线组件42的相应组件中。图1的示图提供了引线40/42组成的阵列26的没有被遮挡的图。在一个实施例中，携载件22包括相对的横向边缘30, 32，相对的纵向边缘34, 36和在横向边缘30, 32以及纵向边缘34， 36之间延伸的主表面38。携载件22包括带引线的引线框，如四边扁平封装(QFP)引线框，双列直插式(DIP)引线框，小外型封装(SOP)引线框或其它带引线的引线框。在另一个实施例中，携载件22包括无引线的引线框，如超薄四边无引线扁平(VQFN)封装件和纤薄无引线封装(TSLP)。在另一个实施例中，携载件22包括直接铜结合携载件，其具有沉积在陶瓷层上的至少第一金属层。其它形式的引线框和/或携载件衬底也是可接受的。芯片24a， 24b， ...24n包括通常的半导体芯片，存储器和/或逻辑芯片，具有立式功率晶体管的集成电路或适于用在半导体封装件中的其它任何芯片。例如，在一个实施例中，携载件22是直接铜结合携载件，芯片24包括的集成电路的第一面具有第一电极，在与第一面相对的第二面具有第二电极，其中第 一 电极例如通过扩散焊接电连接到携载件22。在一个实施例中，引线阵列26中的每个引线28包括插入到第 二引线组件42中的第一引线组件40。第二引线组件42被连接到携载件 22,并且分布在携载件22的主表面38上。第一引线组件40随后被电连 接到第二引线组件42 (和携载件22)。为此，第一引线组件40延伸离 开携载件22以电连接到器件。图2是根据一个实施例的电子器件50的部分横截面图。电子 器件50的各部分没有以剖面线示出，以增加可视性。电子器件50包 括模块20和在模块20的一部分周围模制的包封材料52。在一个实施 例中，携载件22包括无引线的引线框，其限定与第一主表面38相对的 第二主表面54。芯片24和引线28被连接到携载件22的第一主表面38, 第二主表面54相对于包封材料52暴露出来。塑料包封材料52的厚度T被设置在携载件22的第一主表面 38上，在引线阵列26的每个引线28之间并且在芯片24之上。用作包 封材料52的适当塑料包括热塑性塑料、热固性塑料以及固化塑料。 用作包封材料52的其它非导电模制材料也是可接受的。在一个实施例中，第二引线组件42包括连接到携载件22的第 一主表面38的基部60，与基部60相对的肩部62以及在基部60与肩部 62之间延伸的主体64。在一个实施例中，至少肩部62和主体64被制造 成限定出孔66，孔的尺寸可以接收第一引线本文档来自技高网...

【技术保护点】
一种电子器件，包括：　限定第一主表面的携载件；　附连到所述第一主表面的芯片；　连接到所述第一主表面的引线阵列；和　设置在所述携载件的所述第一主表面上的具有一厚度的包封材料；　其中每个引线延伸穿过所述厚度的包封材 料。

【技术特征摘要】
US 2007-12-10 11/9533801. 一种电子器件，包括限定第一主表面的携载件；附连到所述第一主表面的芯片；连接到所述第一主表面的引线阵列；和设置在所述携载件的所述第一主表面上的具有一厚度的包封材料；其中每个引线延伸穿过所述厚度的包封材料。2. 根据权利要求1所述的电子器件，其中所述携载件包括限定岛 状物的引线框，所述芯片附连到所述岛状物，并且所述包封材料被设 置在所述芯片之上且在所述引线阵列的每个引线之间。3. 根据权利要求1所述的电子器件，其中所述携载件包括陶瓷层 和设置在所述陶瓷层之上的金属层，所述金属层限定所述携载件的所 述第一主表面，所迷芯片附连到所述金属层。4. 根据权利要求1所述的电子器件，其中所述芯片包括集成电 路，该集成电路在所述芯片的第一面上具有第一电极、在与所述芯片 的所述第一面相对的第二面上具有第二电极，所述第一电极电耦合到 所述携载件的所述第一主表面。5. 根据权利要求1所述的电子器件，其中所述引线阵列中的每个 引线包括第二引线组件，其基本与所述第 一主表面正交地连接到所述携载 件并延伸穿过所述厚度的包封材料；连接到所述第二引线组件的第 一 引线组件，所述第 一引线组件延 伸离开所述携载件，并延伸离开所述厚度的包封材料。6. 根据权利要求5所述的电子器件，其中所述第二引线组件包括连接到所述携载件的所述第 一主表面的基部；与所述基部相对的肩部；和在所述基部和所述肩部之间延伸的主体；其中至少所述基部和所述肩部限定一个孔，该孔被配置成接收所 述第一引线组件。7. 根据权利要求6所述的电子器件，其中所述第一引线组件被压 配合到所述孔中。8. 根据权利要求6所述的电子器件，其中所述第一引线组件通过 钎焊、铜焊、熔焊之一耦合到所述孔中。9. 根据权利要求6所述的电子器件，其中所述肩部限定了密封表 面，该密封表面使所述包封材料能够被设置在所述引线阵列中的每个 引线之间，所述密封表面相对于所述包封材料被暴露出。10. 根据权利要求6所述的电子器件，其中所述第二引线组件的 所述基部、所述主体和所述肩部被所述包封材料覆盖，所述第一引线 组件相对于所述包封材料被暴露出。11. 根据权利要求1所述的电子器件，其中所述携载件限定与所 述第一主表面相对的第二主表面，所述第二主表面相对于所述包封材 料一皮暴露出。12. —种制造电子器件的方法，包括提供携载件、芯片以及连接到所述携载件的接触元件阵列； 用塑料覆盖所述携载件、所述芯片以及所述接触元件阵列中每个 4妄触元件的至少一部分；和将引线插入到所述接触元件中。13. 根据权利要求12所述的方法，其中提供携载件包括提供直接 铜结合携载件，该直接铜结合携载件包括第一金属层、设置在所述第 一金属层上的陶瓷层和设置在所述陶瓷层上的第二金属层，所述芯...

【专利技术属性】
技术研发人员：A克斯勒，R彼得斯，W肖伯，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：DE[德国]