芯片封装结构及其制造方法技术

一种芯片封装结构及其制造方法。芯片封装结构包括一封装件及多个外导块。封装件包括一布线层、一芯片、多个内导块及一封胶体。布线层具有一第一表面及一第二表面，芯片设置于第一表面。内导块具有一第一端及一第二端，第一端设置于第一表面。封胶体设置于第一表面，用以覆盖芯片及部份封入内导块，使得内导块的第一端及第二端暴露于封胶体外。外导块设置于封装件的布线层的第二表面，且与内导块电性连接。

【技术实现步骤摘要】

本专利技术是有关于一种封装结构及其制造方法，且特别是有关于一种芯片封装结构 及其制造方法。
技术介绍
近年来电子装置蓬勃的应用于日常生活中，业界无不致力发展微型且多功能的电 子产品，以符合市场需求。晶圆级芯片尺寸封装(Wafer Level Chip Scale Package, WLCSP)是目前电子产品的半导体元件常用的封装结构。请参照图l，其绘示传统芯片封装件的示意图。封装件IO包括布线层20、封胶 体30、绝缘层40、芯片50、多条内导线70及多个锡球90。封胶体30将绝缘层40、 芯片50及内导线70封入其内。封胶体30设置于布线层20的一侧，锡球90则设置 于布线层20的另一侧。绝缘层40位于布线层20与芯片50的间。内导线70的一端 设置于芯片50，内导线70的另一端连接布线层20。芯片50通过内导线70经由布线 层20电性连接至锡球90。封装件10因内导线70形状条件的限制，使封胶体30的一厚度H30远大于芯片 50的一厚度H50。因而增加封装件10的体积，进而限縮电子装置的微型化。此外， 在多功能的电子装置中，势必需将多个芯片加以结合。因此，提供一增加封装密度的 本文档来自技高网...

【技术保护点】
一种芯片封装结构，包括：一第一封装件，包括：一第一布线层，具有一第一表面及一第二表面；一芯片，设置于该第一布线层的该第一表面；多个内导块，具有一第一端及一第二端，该第一端设置于该第一布线层的该第一表面；及一封胶体，设置于该第一布线层的该第一表面，用以覆盖该芯片及部份封入所述内导块，使得所述内导块的该第一端及该第二端暴露于该封胶体外；以及多个第一外导块，设置于该第一封装件的该第一布线层的该第二表面，且与所述内导块电性连接。

【技术特征摘要】
1. 一种芯片封装结构，包括一第一封装件，包括一第一布线层，具有一第一表面及一第二表面；一芯片，设置于该第一布线层的该第一表面；多个内导块，具有一第一端及一第二端，该第一端设置于该第一布线层的该第一表面；及一封胶体，设置于该第一布线层的该第一表面，用以覆盖该芯片及部份封入所述内导块，使得所述内导块的该第一端及该第二端暴露于该封胶体外；以及多个第一外导块，设置于该第一封装件的该第一布线层的该第二表面，且与所述内导块电性连接。2. 根据权利要求l所述的芯片封装结构，其特征在于，更包括 多个第二外导块，配置于该第一封装件上；以及一第二封装件，配置于该第一封装件上，该第二封装件通过所述第二外导块与所述内 导块的该第二端电性连接。3. 根据权利要求2所述的芯片封装结构，其特征在于，所述第二外导块对应连 接于所述内导块。4. 根据权利要求2所述的芯片封装结构，其特征在于，该第一封装件更包括一 第二布线层，设置于该封胶体上，其中所述第二外导块通过该第二布线层与所述内导 块的该第二端电性连接。5. 根据权利要求4所述的芯片封装结构，其特征在于，该第二布线层具有一第 一表面及一第二表面，所述内导块的该第二端设置于该第二布线层的该第二表面，且 所述第二外导块设置于该第二布线层的该第一表面。6. 根据权利要求l所述的芯片封装结构，其特征在于，所述内导块的该第二端 齐平于该封胶体。7. 根据权利要求1所述的芯片封装结构，其特征在于，所述内导块的该第二端 凸出于该封胶体。8. 根据权利要求l所述的芯片封装结构，其特征在于，所述内导块的该第一端 凸出于该封胶体，该第一布线层覆盖各所述内导块的该第一端。9. 根据权利要求l所述的芯片封装结构，其特征在于，该封胶体的厚度至少等 于该芯片的厚度。10. —种芯片封装结构的制造方法，包括(a) 提供一载体，该载体上具有一粘贴层；(b) 配置多个内导块及至少一芯片于该粘贴层，其中所述内导块具有一第一端及 一第二端，且该第一端设置于该粘贴层；(C)形成一封胶体于该粘贴层上，以覆盖该芯片及所述内导块；(d) 移除该粘贴层，以暴露所述内导块的该第一端、该芯片的一主动表面及该封 胶体的一底面；(e) 形成一第一布线层于该封胶体...

【专利技术属性】
技术研发人员：李长祺，陈世光，张元鼎，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]