用于连接一个或多个存储器芯片的集线器模块制造技术

本发明专利技术涉及一种用于连接一个或多个存储器芯片的集线器模块，所述模块具有地址输入端，用于连接到地址总线，以便接收要被寻址的存储区的地址，并且所述模块具有地址输出端，用于连接到另一地址总线，并且所述模块具有地址解码器单元，以便使用被施加到地址输入端的地址来对所连接的存储器芯片中的一个存储器芯片进行寻址，或者以便将所施加的地址施加到地址输出端，其特征在于，地址解码器单元具有冗余单元，以便，在一个或多个所连接的存储器芯片的存储区中检测到缺陷的情况下，代替所寻址的存储区而对冗余存储区进行寻址。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于连接在存储器模块中所使用的一个或多个存储器芯片的集线器模块。存储器芯片经常被用在个人计算机中，以存储要在个人计算机中进行处理的数据。为此目的，将存储器芯片组合，以形成存储器模块，以便满足高存储容量的要求。为了利用多个存储器模块的存储容量，通常提供地址和数据总线，存储器模块被连接到该地址和数据总线，也就是说每个存储器模块被连接到公共地址和数据总线上。由于存储器模块上的地址和数据总线的对应输入端的线路和输入容量，并且由于信号在支路上被反射，以其传输地址数据和有效数据的最大时钟频率受到限制。特别是，当使用双数据率(DDR)工艺时，必须以其通过地址和数据总线传输数据的频率非常高。因此，对于未来的DDR III或者其它高性能接口工艺，恰当的是不使用公共地址和数据总线来操作存储器模块。一种可能的可替换的地址和数据总线概念包括在个人计算机中的存储控制器和存储器芯片之间提供所谓的集线器模块，所述模块被用于驱动一个或多个存储器芯片。该集线器模块被连接到存储控制器，该存储控制器控制数据的存储和检索。集线器模块具有针对地址和数据总线的输入端，以便接收地址数据和有效数据并且可能将有效数据传输给该存储控制器。该集线器模块还具有输出端，通过该输出端输出地址和有效数据。针对地址和有效数据的输出端可被连接到另一个下游集线器模块的输入端，存储器芯片依次被连接到该另一个下游集线器模块。该集线器模块具有地址解码器单元，该地址解码器单元接收所施加的地址，并且，以取决于地址的方式，或者对所连接的存储器芯片中的一个进行寻址，或者将所施加的地址施加到地址输出端上，以致可将该地址转发到下一个集线器模块上。以相应的方式，被施加到数据总线的有效数据或者被转发或者被写入到所连接的存储器芯片中。由于生产工艺，存储器芯片不能无缺陷地生产。出现的缺陷可在多个步骤中、既在晶片修复步骤中又可能在后端修复步骤中在芯片层进行修复。然而，也可出现，先前未检测到的其它缺陷出现在已经以这种方式被修复的存储器芯片中(例如在相对长时间的运行之后存储器单元老化)。这些缺陷可导致，计算机系统不再以稳定的方式运行或者当执行软件时可能出现缺陷。本专利技术的目的是提供一种集线器模块，该集线器模块可能使计算机系统尽管在所使用的存储器芯片中出现缺陷仍然运行。该目的通过如权利要求1所述的集线器模块来实现。本专利技术的其它有利的改进方案在从属权利要求中被详细说明。本专利技术提供一种集线器模块，用于连接一个或多个存储器芯片，其中每个存储器芯片具有至少一个存储区。该集线器模块具有地址输入端，用于连接到地址总线，以便接收要被寻址的存储区的地址，并且该集线器模块具有地址输出端，用于连接到另一地址总线。设置地址解码器单元，以便使用被施加到地址输入端的地址来对所连接的存储器芯片中的一个存储器芯片的存储区进行寻址，或者以便将所施加的地址施加到地址输出端。地址解码器单元具有冗余单元，以便在一个或多个所连接的存储器芯片的存储区中检测到缺陷的情况下寻址冗余存储区而不是寻址所寻址的存储区。根据本专利技术，冗余单元因此被设置在集线器模块中，以便当缺陷出现时寻址以冗余形式设置的存储区而不是寻址常规存储区。在存储器芯片已经被完全生产、已经被测试并且已经在晶片修复步骤以及后端修复步骤中被修复之后，即使在存储器芯片中出现缺陷，存储器芯片也能够运行。例如，如果由于缺陷使得存储器模块中的存储器芯片中的一个或多个存储区故障，则因此接着能以其仍然在计算机系统中运行的方式来改变存储器模块(无须操作有问题的存储器芯片或者所使用的存储控制器)。这可通过提供具有冗余单元的集线器模块来实现，该冗余单元能修复该缺陷。可规定，地址解码器单元具有缺陷地址输入端，以便接收缺陷地址。该地址解码器单元包括比较器单元，以便，将缺陷地址与所施加的地址进行比较，并且在缺陷地址和所施加的地址之间确定一致的情况下，寻址另一冗余存储区而不是寻址所寻址的存储区。为此，优选地设置缺陷地址存储器，以便存储缺陷地址并且为该地址解码器单元提供所述缺陷地址。冗余存储区可被设置在所连接的存储器芯片中，或者可提供附加的存储器芯片，该附加的存储器芯片包括冗余存储区。可替换地，集线器模块可包括冗余存储区。这可以简单的方式为存储器模块提供修复可能性，该存储器模块仅具有一个带有冗余存储区的集线器模块。存储器芯片或者存储控制器不必为此改变。本专利技术的另一方面提供一种存储器模块，该存储器模块具有集线器模块和所连接的存储器芯片。下面参考附图更详细地解释本专利技术的优选实施例，其中附图说明图1示出根据本专利技术的第一实施例的存储器系统的框图，该存储器系统具有带有根据本专利技术的集线器模块的存储器模块；并且图2示出根据第二实施例的存储器系统，该存储器系统具有根据本专利技术的集线器模块的存储器模块。图1示出例如针对计算机系统的存储器系统。该存储器系统具有存储控制器1，其上连接有数量为n的地址线的地址总线2。例如，该存储控制器1能借助DDR存储器协议来驱动存储器芯片。地址线被连接到存储器模块3的输入端。存储器模块3具有集线器模块4，一个或多个存储器芯片5被连接到该集线器模块4。存储器芯片优选的是DDR存储器芯片、特别是DDR DRAM存储器芯片。存储器模块3的地址输入端被连接到集线器模块4的地址输入端。集线器模块4具有地址输出端，该地址输出端经由存储器模块3的地址输出端与另一地址总线6连接。该另一地址总线6被连接到另一存储器模块的地址输入端。集线器模块具有地址解码器单元7，该地址解码器单元7校验被施加到地址总线2上的地址，并且依据所施加的地址，通过各个存储器芯片接口8寻址对应连接的存储器芯片5或者将所施加的地址转发到另一地址总线6。从该另一地址总线6，地址然后由下一个存储器模块的集线器模块的地址解码器单元来接收，并且，以相同的方式，或者在那被用于对所连接的存储器芯片5中的一个进行寻址或者通过地址输出端转发到另一地址总线。取代为每个所连接的存储器芯片5提供单独的存储器芯片接口8，也能够提供公共存储器芯片接口8，该公共存储器芯片接口8通过模块内部的地址和数据总线被连接到所有所连接的存储器芯片5。彼此分离的存储器芯片接口8具有的好处是，基本可以并行方式或者以相对高的速度寻址存储器芯片5，同时，在被设计成公共的芯片接口的情况下，写入的费用减少。集线器模块4的地址解码器单元7还具有冗余单元9，该冗余单元9被用于执行地址映射，也就是说在内部用另一地址来替换所施加的、寻址有缺陷的存储区的地址，以致有缺陷的存储区由冗余的存储区来替代。为此，有缺陷的存储区的地址被存储在冗余单元中，并且给所述有缺陷的存储区分别指定另一冗余的存储区，该另一冗余的存储区旨在替换该有缺陷的存储区。缺陷地址通过在存储器模块层测试存储器芯片来确定，并且或者通过被集成在集线器模块中的测试功能或者通过外部测试功能进行确定。该缺陷地址可借助集线器芯片上的激光引信或电子保险丝(electrical fuse)或者借助集线器芯片上的外部源、例如EPROM被设置在缺陷地址存储器10中。存储器芯片5的存储区被划分为第一常规存储区部分和第二冗余存储区部分。其中划分存储区的方式是任意的并且基本由集线器模块4的地址解码器单元7来确定。冗余的存储区因此可被设置在每本文档来自技高网...

【技术保护点】
一种用于连接一个或多个存储器芯片（５）的集线器模块（４），所述模块具有地址输入端，用于连接到地址总线，以便接收要被寻址的存储区的地址，并且所述模块具有地址输出端，用于连接到另一地址总线，并且具有地址解码器单元（７），以便使用被施加到 地址输入端的地址来对所连接的存储器芯片（５）中的一个存储器芯片进行寻址，或者以便将所施加的地址施加到地址输出端，其特征在于地址解码器单元（７）具有冗余单元（９），以便，在一个或多个所连接的存储器芯片（５）的存储区中检测到缺陷 的情况下，代替所寻址的存储区而对冗余存储区进行寻址。

【技术特征摘要】
【国外来华专利技术】DE 2003-8-5 103 35 708.41.一种用于连接一个或多个存储器芯片(5)的集线器模块(4)，所述模块具有地址输入端，用于连接到地址总线，以便接收要被寻址的存储区的地址，并且所述模块具有地址输出端，用于连接到另一地址总线，并且具有地址解码器单元(7)，以便使用被施加到地址输入端的地址来对所连接的存储器芯片(5)中的一个存储器芯片进行寻址，或者以便将所施加的地址施加到地址输出端，其特征在于地址解码器单元(7)具有冗余单元(9)，以便，在一个或多个所连接的存储器芯片(5)的存储区中检测到缺陷的情况下，代替所寻址的存储区而对冗余存储区进行寻址。...

【专利技术属性】
技术研发人员：P佩赫米勒，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]