测试在一个晶片上的多个存储器芯片的装置制造方法及图纸

本发明专利技术涉及一种测试在一个晶片上的多个存储器芯片（１）的装置，其中在使用探针（６）的情况下给芯片（１）输入各供电电压（ＶＤＤ、ＶＳＳ）、一起始信号（Ⅰ）、一读出信号（ＣＳ）、一时钟信号（ＣＬＫ）以及各地址信号、各数据信号和各控制信号。其中各地址信号、各数据信号和各控制信号是由一个安置在存储器芯片的切口（２）中的逻辑电路（５）产生的，并且直接输送给存储器芯片（１）。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种测试在一个晶片上的多个存储器芯片的置，其中利用探针向各芯片输送各种电源电压、一起动信号、一读出信号、一时钟信号以及各地址信号、各数据信号和各控制信号。到目前为止，芯片例如64兆位DRAM被分成小组利用探针卡的探针进行测试。此时出现的问题是，制备具有足够数量探针的探针卡，以便用这些探针为了一个测试流程与大量芯片相接触，优先是一个晶片上的所有芯片。目前在一个探针卡上的探针数的上限约为1000个。用此种卡可以对数量级约20至50的芯片进行测试，因为必须经各探针向各个芯片输送不同的地址信号、数据信号、电源信号和控制信号。因此，已知的装置上设置具有上千个探针的探针卡，用这些探针可以同时测试约20至50个芯片。此时还存在着较大压紧力的问题，该种压力通过这1000个探针作用在20至50个芯片上。这里的困难还在于为每个芯片设计具有如此多的探针、其数量级每个芯片为50、使其尖端共一平面，以便能够对晶片上的芯片可靠地进行测试。因此，本专利技术的任务是创造一种测试在一晶片上的多个存储器芯片的装置，用该装置可以用一个探针卡在一测试流程中测试比目前数量大的多的存储器芯片。该项任务在开始所述类型的装置中根据本专利技术是如下解决的，即各地址信号、各数据信号、和各控制信号中至少有几个是在存储器芯片的切口(切割边缘含有测试结构和掩模对准辅助区)内安置的逻辑电路中产生的，并直接被输送给存储器芯片。在此优先是所有地址信号、数据信号和控制信号都在这个切口中设置的逻辑电路中产生。需要说明的是，对多个存储器芯片也可以理解为各单个存储器芯片，例如两个通过切口被分开的芯片。因此本专利技术走的是一条与当前技术完全不同的路不是按实际上发展的趋势努力改进探针卡或探针，而是在存储器芯片的切口处安置一个单独的逻辑电路，借助该电路局域地在切口中为每个存储器芯片产生各地址信号、各数据信号和各控制信号并直接输送给该芯片。这种方法的主要优点是，这样仅还需要经探针卡为每个存储器芯片输送各电源电压和少数几个编码的输出信号。这就是说采用这种方法经探针卡只还需要5个接触点用于电源电压、起始信号、读出信号和时钟信号，从而用一个具有约1000个探针的探针卡可以测试直到200个芯片。因此，在切口中安装的用于各个存储器芯片的本地逻辑电路产生所需的地址信号、数据信号和控制信号，并对这些信号进行分析。如果出现一个差错，就给出一差错信号通知测试设备说明出现了一个差错。通过相应的编码信号可以立即确定这个差错位于什么地方。在同时4个被起动的字线的情况下，为此例如需要两个编码信号。于是通过在什么时候出现一差错的时刻和通过几个编码信号可以确定准确的差错地点。下面借助附图进一步说明本专利技术，在其唯一的附图中示出了具有切口的一个存储器芯片的平面图。该唯一附图示出了一个存储器芯片1，该芯片由切口或切割边缘2包围。该切口2通过切割在晶片分成单个的存储器1时去掉，所以在此分片之后仅剩下没有切口2的单个存储器芯片1。存储器芯片1上设有许多焊接区(接触垫)3、4、7，这些焊接区在测试流程中可以用探针卡的探针进行接触。如此就有用于起始信号Ⅰ、时钟信号CLK和选择信号CS的各焊接区3和用于供电电压VDD及VSS的各焊接区7。此外存储器芯片1还有各焊接区4，这些焊接区与各地址信号、各数据信号和各控制信号的探针相接触。为了简化在图中仅示出了3个这样的焊接区4，而实际上在一测试流程中要施加例如11个地址信号、8至16个数据信号和5个控制信号。因此，如上所述需要大量探针，所以只有比较少量的存储器芯片可在一组中一起用一个具有约1000个探针的探针卡进行测试。根据本专利技术现在在切口2中设置一逻辑电路5，该电路与一输出端o相连接并且向各焊接区4直接输送各地址信号，各数据信号和各控制信号。因此这些焊接区4不再需要探针，所以测试存储器芯片1所需的探针数可以大大减少。这些探针是示意性示出的，并标上参考符号6，这些探针实际上基本垂直于画面通向各焊接区3。就是说逻辑电路5承担着用各地址信号、各数据信号和各控制信号进行测试的功能，所以所需探针的总数得到相应地减少。当然也可以只将几个这种信号经逻辑电路5输送给存储器芯片1。在测试流程之后，通过切割去除切口2，因此不再需要的逻辑电路5也被分开。本专利技术以一有利的方式利用由切口所给出的面积，以便在此借助附加的逻辑电路5来减少所需探针6的数量。该逻辑电路5在必要时也可以这样安排在切口内，使它给多个半导体芯片提供相应的各地址信号、各数据信号和各控制信号，所以例如一个逻辑电路5可以分配给两个或者也可以是多个存储器芯片1。在按本专利技术的装置中也可以提高一个探针卡的探针数量，因为探针本身可以相互以较大的间距排列，这是建立在每单个存储器芯片需要较少探针的基础上的。本文档来自技高网...

【技术保护点】
测试在一个晶片上的多个存储器芯片（１）的装置，其中在使用探针（６）的情况下给芯片（１）输入各供电电压（ＶＤＤ，ＶＳＳ）、一起始信号（Ｉ）、一读出信号（ＣＳ）、一时钟信号（ＣＬＫ）以及各地址信号、各数据信号和各控制信号， 其特征在于， 至少各地址信号、各数据信号和各控制信号的一部分是在一个安置在存储器芯片（１）的切口（切割边缘）（２）中的逻辑电路（５）中产生的，并且直接输送给存储器芯片（１）。

【技术特征摘要】
DE 1998-4-30 19819570.21．测试在一个晶片上的多个存储器芯片(1)的装置，其中在使用探针(6)的情况下给芯片(1)输入各供电电压(VDD,VSS)、一起始信号(Ⅰ)、一读出信号(CS)、一时钟信号(CLK)以及各地址信号、各数据信号和各控制信...

【专利技术属性】
技术研发人员：D黑尔勒，P海内，M布克，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]