共享芯片选择线的封装存储器管芯制造技术

一种装置包括存储器模块，并且所述存储器模块包括封装。所述封装包含存储器管芯，并且所述存储器管芯共享芯片选择线。

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
封装指的是在壳体中装入半导体管芯以防止对管芯以及导引至管芯中的接触的物理损坏。壳体可以由塑胶或陶瓷材料制成。双列直插存储器模块（“DIMM”）可以包括动态随机访问存储器（“DRAM”），其被容纳在电路板的两侧面上的各种数量的封装中。两个管芯可以驻留在相同的封装中。“相对面向”的管芯驻留在相同的封装中，并且在与所述板的平面垂直的方向上是相邻的。与板最接近的管芯“面向下”（所述接触从管芯的侧面朝向所述板散发）并且与所述板最远的管芯“面向上”（所述接触从所述管芯的侧面远离所述板散发）。“双面向上”的管芯驻留在相同的封装中，并且在与所述板的平面垂直的方向上也是相邻的。离所述板最接近的管芯以及离所述板最远的管芯二者具有从离所述板最远的管芯的侧面散发的接触。“双面向下”的管芯驻留在相同的封装中，并且在与所述板的平面垂直的方向上也是相邻的。离所述板最近的管芯以及离所述板最远的管芯二者具有从离所述板最近的管芯的侧面散发的接触。附图说明为了详细描述各种示例，现在将参考附图，其中：图1图示了依据至少一些图示示例的存储器管芯的封装；图2图示了依据至少一些图示示例的包括存储器管芯的至少一个封装的存储器模块；以及图3图示了依据至少一些图示示例的包括存储器管芯的至少一个封装的错误修正系统。具体实施方式把两个4位的管芯并排、在与所述板的平面垂直的方向上不相邻或部分相邻地插入到相同的8位封装中考虑到众多的益处，尤其当多个这种封装在存储器模块上被使用时。例如，如果整个管芯故障（每个位包含错误），则错误修正技术可以考虑到剩余管芯和存储器模块的继续操作。考虑到使用一个8位管芯而不是两个4位管芯，如果8位管芯的大于4位产生错误，则至少一个错误不能被修正。如此，存储器模块应被替换。附加地，如果整个管芯故障，则包括8位管芯的存储器模块不能够继续操作。此外，因为两个4位管芯可以被并排放置在8位封装中，所以与需要较上的管芯比较下的管芯具有较长的接触（由于较上管芯与所述板的较远距离）的堆叠管芯相比，所述管芯可以是相同的。8位管芯包括8条数据线，每个位一条数据线，并且还可以被称为“乘8管芯”或“x8管芯”。被设计成收纳8位管芯的封装也可以被称为“乘8”或“x8”封装。当封装收纳8位管芯时，封装可以以8位存储器模式进行操作。在8位存储器模式中，对应于8位管芯的8条数据线的封装的8个管脚DQ0-DQ7可以被用于发送和接收数据。两个管脚TDQS和TDQS#可以被用于在8位存储器模式中提供终结电阻。终结电阻防止信号失真和定时问题，并且可以由耦合到管脚的电阻器提供。在8位存储器模式中，TDQS管脚可以在数据屏蔽（“DM”）功能和终结电阻功能之间来回切换。输入或写入数据可以使用DM功能用位的式样来屏蔽。当TDQS被启用时，DM功能不被支持。当TDQS被禁止时，DM功能被支持。在8位存储器模式中，两个管脚DQS和DQS#可以被用作差动数据选通。数据选通管脚被用于发信号通知管芯应读何时取且写入到数据线。例如，读取可以在DQS信号的边缘发生，并且写入可以在DQS信号的中心期间发生。在其它时间，DQS#信号被置有效。一个管脚ZQ可以被用作外部参考管脚，以用于输出驱动校准，即，参考电压。在至少一个示例中，这个管脚可以被耦合到外部电阻器，例如，240Ω电阻器，并且电阻器可以被耦合到接地管脚。ZQ管脚可以与在8位存储器模式中未被使用的管脚相邻。图1图示了依据至少一些图示示例的包括封装102的封装的存储器管芯的系统100的顶视图。系统100可以包括封装102，其在至少一个示例中被设计成收纳8位管芯，而不是替代地收纳两个4位管芯104、106。在至少一个示例中，两个4位管芯驻留在被用于收纳8位管芯的相同的物理尺寸中。如此，封装102可以是7.85-9.15毫米宽以及10.85-11.15毫米长。封装102可以是0.96-1.2毫米厚（包括管脚），或者封装102可以是0.7-0.95毫米厚（排除管脚）。其它尺寸可以被用于各种其它的示例。当封装102收纳8位管芯时，封装可以以8位存储器模式进行操作。当封装102收纳两个4位管芯时，封装102可以以2x4位存储器模式进行操作。所述2x4位存储器模式在图1中被示出。在至少一个示例中，封装102可以收纳两个4位管芯104、106。4位管芯包括4条数据线，每个位一条数据线，并且可以被称为“乘4管芯”或“x4管芯”。在至少一个示例中，两个存储器管芯104、106（或所述两个存储器管芯104、106的任何部分）在与由管芯104、106驻留在其上的板定义的平面垂直的方向上可以是不相邻的。换言之，管芯104、106可以不被一个在另一个之上（或一个部分地在另一个之上）地堆叠。更确切地，管芯104、106可以在封装102中被并排地收纳。当封装102收纳两个4位管芯时，封装102可以以2x4位存储器模式进行操作。在至少一个示例中，每个管芯104、106可以包括在封装102的外壳部分外面的管脚中结束的4条数据线。用于管芯104的数据线的数据管脚被标记为DQ0、DQ1、DQ2和DQ3。管芯106的数据线的数据管脚被标记为DQ1-0、DQ1-1、DQ1-2和DQ1-3。在至少一个示例中，存储器管芯104、106不共享数据线。即，在至少一个示例中，存储器管芯104上的任何数据线都不被耦合到存储器管芯106上的数据线。例如，DQ0不连接至DQ1-0。相似地，DQ1不连接至DQ1-1，DQ2不连接至DQ1-2，以及DQ3不连接至DQ1-3。如此，跨越两个管芯104、106的8条数据线是彼此独立的。在8位存储器模式下使用的数据管脚可以充当2x4位存储器模式中的两个4位管芯的数据管脚。例如，用于8位存储器模式中的数据管脚中的4个，DQ0-DQ3，可以被用于2x4位存储器模式中的第一管芯104的4个数据管脚DQ0-DQ3。用于8位存储器模式中的其余4个数据管脚DQ4-DQ7可以被用于2x4位存储器模式中的第二管芯106的4个数据管脚DQ1-0-DQ1-3。即，DQ4可以被用于DQ1-0，DQ5可以被用于DQ1-1，DQ6可以被用于DQ1-2、以及DQ7可以被用于DQ1-3。在至少一个示例中，每个管芯104、106可以被耦合到一对差动数据选通管脚。用于8位存储器模式中的两个管脚DQS和DQS#可以被用作管芯104的数据选通管脚DQS和DQS#。用于8位存储器模式中的两个管脚TDQS和TDQS#可以被用作管芯106的数据选通管脚DQS1和DQS1#。选通线被用于发信号通知管芯应何时读取和写入到数据线。关于第一管芯104，读取可以在DQS信号的边缘处发生，并且写入可以在DQS信号的中心期间发生。在其它时间，DQS# 信号被置有效。相似地，对于第二管芯106，读取可以在DQS1信号的边缘处发生，并且写入可以在DQS1信号的中心期间发生。在其它时间，DQS1#信号被置有效。在至少一个示例中，每个管芯104、106可以被耦合到用作输出驱动校准（即，参考电压）的外部参考管脚的管脚。用于8位存储器模式中的管脚中的一个ZQ可以被本文档来自技高网...

【技术保护点】
一种装置，包括：存储器模块，包括：　　封装；以及　　包含在所述封装中的存储器管芯；其中所述存储器管芯共享芯片选择线。

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：
存储器模块，包括：
封装；以及
包含在所述封装中的存储器管芯；
其中所述存储器管芯共享芯片选择线。
2.如权利要求1所述的装置，其中所述存储器管芯不共享数据线。
3.如权利要求1所述的装置，其中所述存储器管芯在与由所述存储器模块的板定义的平面垂直的方向上是不相邻的。
4.如权利要求1所述的装置，其中所述封装包含两个4位存储器管芯，并且所述封装被设计成收纳一个8位存储器管芯。
5.如权利要求4所述的装置，其中所述封装包括耦合到外部电阻器的两个管脚，所述管脚中的一个在8位存储器模式中未被使用。
6.如权利要求5所述的装置，其中所述两个管脚彼此相邻。
7.如权利要求4所述的装置，其中所述封装包括4个数据选通管脚，所述数据选通管脚中的一个被用于在8位存储器模式中提供终结电阻。
8.如权利要求7所述的装置，其中所述数据选通管脚中的另一个被用作8位存储器模式中的屏蔽。
9.一种系统，包括：
封装；
包含在所述封装中的第一存储器管芯；以及
包含...

【专利技术属性】
技术研发人员：DG卡彭特，WC哈洛韦尔，RM巴克斯，
申请(专利权)人：惠普发展公司，有限责任合伙企业，
类型：发明
国别省市：美国;US