用于存储器设备的芯片上冗余修复制造技术

用于存储器设备的芯片上冗余修复。存储器设备的实施例包括动态随机存取存储器（DRAM）；以及与DRAM耦合的系统元件。系统元件包括用于控制DRAM的存储器控制器，以及与存储器控制器耦合的修复逻辑，修复逻辑持有被标识为对于DRAM的缺陷区域的失效地址的地址。修复逻辑被配置成接收存储器操作请求并且实现用于针对请求的操作地址的冗余修复。

【技术实现步骤摘要】
【国外来华专利技术】用于存储器设备的芯片上冗余修复
本专利技术的实施例一般涉及电子设备领域，并且更具体地涉及用于存储器设备的芯片上冗余修复。
技术介绍
为了提供用于计算操作的更密集的存储器，已经发展了牵涉具有多个紧密耦合的存储器元件的存储器设备（其可以被称为3D堆叠的存储器或堆叠的存储器）的概念。3D堆叠的存储器可以包括DRAM（动态随机存取存储器）存储器元件的耦合的层或封装，其可以被称为存储器堆叠。堆叠的存储器可以用于在单个设备或封装中提供大量计算机存储器，其中设备或封装还可以包括某些系统组件，诸如存储器控制器和CPU（中央处理单元）。然而，相比于更简单的存储器元件的成本，在3D堆叠的存储器的制造中可能存在显著的成本。在堆叠的存储器设备的构建中，在制作时没有瑕疵的存储器管芯可能在3D堆叠的存储器封装的制造中产生瑕疵。因此，有缺陷的存储器设备的成本对于设备制造商或者对于购买电子设备的消费者而言可能是显著的。附图说明作为示例而非作为限制地在附图的各图中图示本专利技术的实施例，其中同样的参考标号是指类似的元件。图1图示包括冗余修复逻辑的存储器的实施例；图2是图示用于存储器设备的冗余修复过程的实施例的流程图；图3是利用通过缺陷元件追踪的存储器修复的用于存储器设备的冗余修复逻辑的实施例的图示；图4是利用存储器大小减小和用于存储器的组块的地址转换的用于存储器设备的冗余修复逻辑的实施例的图示；图5是利用存储器大小减小和用于地址条目的地址转换的用于存储器设备的冗余修复逻辑的实施例的图示；图6是包括用于对存储器的部分进行冗余修复的元件的装置或系统的实施例的图示；以及图7图示了包括具有用于对存储器的部分进行冗余修复的元件的堆叠存储器的计算系统的实施例。具体实施方式本专利技术的实施例一般目的在于用于存储器设备的芯片上冗余修复。如本文所使用的：“3D堆叠的存储器”（其中3D指示三维）或“堆叠的存储器”意指包括一个或多个耦合的存储器管芯层、存储器封装或其它存储器元件的计算机存储器。存储器可以竖直堆叠或水平（诸如并排）堆叠，或者以其它方式包含耦合在一起的存储器元件。特别地，堆叠的存储器DRAM设备或系统可以包括具有多个DRAM管芯层的存储器设备。堆叠的存储器设备还可以在设备中包括系统元件，其在本文中可以被称为系统层或元件，其中系统层可以包括诸如CPU（中央处理单元）、存储器控制器和其它相关系统元件之类的元件。系统层可以包括芯片上系统（SoC）。在一些实施例中，逻辑芯片可以是应用处理器或图形处理单元（GPU）。随着堆叠DRAM标准（诸如WideIO标准）的出现，DRAM晶片可以在具有存储器堆叠的相同封装中堆叠有诸如芯片上系统（SoC）晶片之类的系统元件。堆叠的存储器可以利用硅通孔（TSV）制造技术，其中穿过硅管芯而产生通孔以提供穿过存储器堆叠的信号路径。然而，堆叠的存储器设备可以包括系统芯片和一个或多个DRAM芯片，其中组件和设备构建相比于较旧的单层存储器而言相对昂贵。在制造之后，可能存在有缺陷的存储器单元，因此冒有如果丢弃缺陷设备则有显著成本的风险。如果具有缺陷部分的每个堆叠的存储器设备被丢弃，则相比于常规单管芯存储器中的缺陷，结果造成的损失显著更大，因为在堆叠的存储器中堆叠的DRAM封装和SoC二者将都丢失。在一些实施例中，修复逻辑虑及对存储器设备的存储器控制器透明的修复，其可以操作成通过使用包括缺陷存储器部分的地址在内的地址而将数据读取到DRAM和从其写数据。在常规设备中，某些冗余特征可以在遭遇故障时存在。然而，一般需要存储器设备的修复发生在存储器设备上。在堆叠的存储器设备中，取决于DRAM的制造商，存储器层可以从设备到设备而不同。在一些实施例中，用于存储器设备的芯片上冗余修复技术，其中该技术可以包括：（1）在一些实施例中，在存储器设备的SoC中实现修复技术，并且因此在设备的DRAM侧上无需改变，其中结果是冗余为供应商无关的。为此原因，可以在存储器设备的生产中利用多个供应商，这可以被制造商用于满足对于高容量产品的供应和需求。（2）在一些实施例中，冗余修复可以在不修改冗余技术或过程的情况下应用于未来的DRAM设备。（3）在一些实施例中，冗余修复技术支持静态和动态冗余修复二者。（4）在一些实施例中，冗余修复还可以应用在常规存储器子系统中以允许有回避存储器单元故障的能力。在一些实施例中，存储器设备提供用于存储器的通用冗余修复，其中冗余修复在存储器设备的系统芯片上进行处置。在一些实施例中，堆叠的存储器的系统元件包括允许对可以用在存储器设备中的不同类型的DRAM存储器进行修复的组件。在一些实施例中，系统元件可以使用用于存储器组件的冗余修复的多个工具之一。在一些实施例中，BIST被用于标识有缺陷的DRAM单元。在一些实施例中，通过使用包括以下各项的冗余修复技术来修复有缺陷的DRAM单元：（1）通过缺陷元件追踪的芯片上存储器修复——在一些实施例中，失效地址被熔合（fuse）到CAM（内容可寻址存储器）或存储器设备的系统元件的其它修复逻辑存储器中以供用于旨在对于存储器设备的存储器堆叠中的DRAM存储器的缺陷部分的存储数据。在以地址写到DRAM的情况下，在向DRAM发送地址之前，将该地址与CAM中所提供的缺陷DRAM部分的地址相比较。当存在CAM命中时，数据被存储在CAM中并且对DRAM的访问被忽略。在一些实施例中，当接收到用于存储器操作的地址时，系统首先访问CAM以确定是否存在匹配，并且如果是这样，则系统不向DRAM提供地址，而是代替地从CAM获取数据。在一些实施例中，系统元件包括当在CAM处存在与地址的匹配（也称为命中）时防止将地址递送到DRAM的锁存器（触发器（flip-flop））设备，以及基于在CAM处是否存在匹配而在来自CAM的数据与来自DRAM的数据之间进行选择的多路复用器。（2）通过存储器大小减小和地址转换的芯片上修复——在一些实施例中，存储器的冗余修复包括减小存储器大小和地址转换。在一些实施例中，存储器设备提供按存储器的缺陷部分的大小来减小所报告的总存储器大小，使得存储器指示对可用的存储器设备的良好存储器的量进行表示的大小。在一些实施例中，存储器设备提供转换存储器的缺陷部分的地址，使得地址指向存储器的良好部分。在特定实现中，地址的转换包括偏移存储器的地址以移过存储器的缺陷部分，诸如添加单个地址偏移以移过存储器的第一缺陷部分，添加两个地址偏移以移过存储器的第二缺陷部分，等等。在一些实施例中，对存储器的修复在存储器设备的系统元件中和存储器元件的外部进行处置。关于此事，修复是通用的并且可以应用于存储器的制造商所征用的任何存储器格式。在一些实施例中，存储器设备通过要么提供在诸如用于第一修复工具的CAM之类的分离存储器中的存储要么通过将存储器的缺陷部分的地址转换到存储器的良好部分来提供用于缺陷元件的冗余。在一些实施例中，标识存储器的缺陷部分的测试和对存储器的冗余修复以避免这样的缺陷部分可以发生在不同时间，并且可以在存储器设备的寿命中多次发生。测试和冗余修复可以要么是初始测试中静态的，要么是操作中动态的。例如，DRAM的测试和冗余修复可以发生在堆叠的存储器设备的制造中，并且可以发生在包括堆叠的存储器的装置或系统的制造中。另外，测试和自修复可以发生在本文档来自技高网...

【技术保护点】
一种存储器设备包括：动态随机存取存储器（DRAM）；以及与DRAM耦合的系统元件，系统元件包括：　　用于控制DRAM的存储器控制器，以及　　与存储器控制器耦合的修复逻辑，修复逻辑持有被标识为对于DRAM的缺陷区域的失效地址的地址；其中修复逻辑被配置成接收存储器操作请求并且实现用于针对请求的操作地址的冗余修复。

【技术特征摘要】
【国外来华专利技术】1.一种堆叠的存储器设备，包括：存储器堆叠，其包括动态随机存取存储器（DRAM）的一个或多个层；以及与存储器堆叠耦合的系统元件，系统元件包括：用于控制存储器堆叠的存储器控制器，以及与存储器控制器耦合的修复逻辑，用以提供用于存储器堆叠的通用冗余修复，其中所述修复逻辑包括：用于存储已经被标识为失效地址的修复地址以及与修复地址对应的数据的修复逻辑存储器，所述修复逻辑存储器包括输入以从存储器控制器接收操作地址和数据以及输出以提供与修复地址对应的所存储的数据，其中所述修复逻辑生成启用信号，所述启用信号具有的值基于从存储器控制器接收的操作地址是否匹配在修复逻辑存储器上所存储的任何修复地址，锁存器设备，所述锁存器设备包括输入以从存储器控制器接收操作地址和数据以及与存储器堆叠耦合的输出，所述锁存器设备的输出基于所述启用信号而被启用或禁用，以及多路复用器，所述多路复用器包括第一输入以从存储器堆叠接收数据、第二输入以从修复逻辑存储器接收数据、以及输出以向存储器控制器提供数据，其中所述多路复用器被配置成基于所述启用信号而选择第一输入或第二输入作为多路复用器的输出；其中所述修复逻辑被配置成：从存储器控制器接收存储器操作请求，所述存储器操作请求包括操作地址，如果操作地址不匹配在修复逻辑存储器中所存储的任何修复地址，则使用存储器堆叠来处理所述存储器操作请求，以及如果操作地址匹配在修复逻辑存储器中所存储的任何修复地址，则使用修复逻辑存储器来处理所述存储器操作请求。2.根据权利要求1所述的堆叠的存储器设备，其中修复逻辑存储器是CAM（内容可访问存储器）。3.根据权利要求1所述的堆叠的存储器设备，其中锁存器设备被配置成仅在操作地址不匹配在修复逻辑存储器中所存储的任何修复地址时向存储器堆叠提供操作地址。4.根据权利要求3所述的堆叠的存储器设备，其中修复逻辑还包括反相器，反相器包括接收启用信号的输入以及向锁存器设备提供经反相的启用信号的输出。5.根据权利要求1所述的堆叠的存储器设备，其中修复逻辑包括转换所接收的存储器操作地址以避免存储器堆叠的缺陷区域的地址转换器。6.根据权利要求1所述的堆叠的存储器设备，其中系统元件还包括内建自测试（BIST），其中BIST标识存储器堆叠的缺陷部分的地址。7.根据权利要求1所述的堆叠的存储器设备，其中堆叠的存储器设备是WideIO兼容设备。8.一种方法，包括：将关于包括动态随机存取存储器（DRAM）的一个或多个层的存储器堆叠的缺陷部分的数据存储在修复逻辑的修复逻辑存储器中，所述修复逻辑位于堆叠的存储器设备的系统元件中，所述数据包括已经被标识为失效地址的修复地址，所述修复逻辑存储器包括输入以从存储器控制器接收操作地址和数据以及输出以提供与修复地址对应的所存储的数据；接收针对存储器堆叠的读或写操作的请求，所述读或写操作请求包括操作地址；比较针对所接收的读或写操作的操作地址与所标识的失效地址以确定操作地址是否匹配失效地址，其中修复逻辑生成启用信号，所述启用信号具有的值基于所接收的操作地址是否匹配在修复逻辑存储器上所存储的任何修复地址；以及实现用于读或写操作的冗余修复以避免存储器堆叠的缺陷区域，包括：如果操作地址不匹配在修复逻辑存储器中所存储的任何修复地址，则将读或写操作指引到存储器堆叠，以及如果操作地...

【专利技术属性】
技术研发人员：D科布拉，DJ齐默曼，VK纳塔拉詹，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US