存储器芯片扰码验证方法技术

本发明专利技术公开了一种存储器芯片扰码验证方法，包含如下步骤：第一步，选取封装好的样品芯片，根据芯片厚度大小将样品芯片从背面开始研磨；第二步，采用化学腐蚀的方式继续腐蚀样品芯片背面；第三步，对存储区域进行物理损伤并记录物理损伤的物理地址；第四步，对样品芯片背面加保护盖，转移至手动测试机台进行手动测试；第五步，选取2～20颗样品芯片，重复以上步骤，每颗样品芯片测试存储区域的不同位置，找出失效的电学地址，并结合第三步的物理地址计算出物理地址与电学地址之间的对应关系。

【技术实现步骤摘要】

本专利技术涉及集成电路失效分析领域，特别是指一种存储器芯片扰码验证方法。
技术介绍
对于存储器芯片，不论是易失性存储器还是非易失性存储器，在制造以及使用阶段，可能会遇到单个比特、多个比特、整行比特、整列比特等等失效模式，影响量产以及终端客户使用。要找到导致失效的根本原因，需要对芯片进行物理失效分析，即找出失效比特在芯片上的实际物理地址，针对性地进行物理解剖，从而发现失效根源。对存储器芯片的物理解剖，一般需要首先进行扰码验证，即找出电学地址和物理的对应关系。扰码验证传统的做法是：用激光或者聚焦离子束，在芯片正面进行物理破坏，然后测试电学失效地址，接着对芯片进行物理解剖，找到其物理地址，通过多个样品的数据，最终总结出电学地址和物理地址的对应关系。但是，随着芯片布线层次的增加，以及客户对芯片采取了加密保护措施(一般采取在芯片正面增加金属层加密网)，存储器上方有很多控制电路的走线，只要用激光或者聚焦离子束进行物理破坏，便会导致整个存储器区域无法操作，更不用说破解。
技术实现思路
本专利技术所要解决的技术问题在于提供一种存储器芯片扰码验证方法。为解决上述问题，本专利技术所述的存储器芯片扰码验证方法，包含如下步骤：第一步，选取样品芯片，将样品芯片从背面开始研磨；第二步，采用化学腐蚀的方式继续腐蚀样品芯片背面；第三步，对存储区域进行物理损伤；第四步，对样品芯片背面加保护盖，转移至手动测试机台进行手动测试；第五步，选取多颗样品芯片，重复以上步骤。进一步地，所述第一步中的样品芯片为封装好的芯片；对于裸芯片，先进行封装之后再进行下一步骤。所述第一步，根据样品芯片厚度的大小，背面研磨5～100μm,保留2～20μm。进一步地，所述第二步，化学腐蚀至绝缘隔离层露出。进一步地，所述第三步，根据存储器最小存储单元的大小，采用聚焦离子束或激光束的方法，选择进行大小为0.3x0.3μm2至5x5μm2面积的物理损伤，并记录损伤的物理地址。进一步地，所述第四步，保护盖为绝缘材质，大小为覆盖住样品芯片背面防止测试时夹具对样品芯片背面造成损伤。进一步地，所述第五步，选取2～20颗样品芯片进行反复测试，每颗样品芯片选择存储器内不同的位置，找出失效的电学地址，并结合第三步记录的物理地址，计算出电学地址与物理地址的对应关系式。本专利技术从样品芯片的背面着手，采用传统方法对芯片存储区进行物理损伤，避开了正面多层走线以及设计的加密网，可以精确地进行扰码验证。附图说明图1是样品芯片示意图。图2是样品芯片研磨示意图。图3是样品芯片物理损伤示意图。图4是样品芯片加保护盖示意图。图5是本专利技术方法流程图。附图标记说明1是封装体，2是芯片，3是引脚，4是连接线，5是绝缘隔离区，6是保护盖。具体实施方式本专利技术所述的存储器芯片扰码验证方法，其实现步骤如下：第一步，选取样品芯片，将样品芯片从背面开始研磨。如果是裸芯片，首先对芯片进行封装；如果是已经封装好的芯片，则直接可以使用，见图1所示，图中1是封装体，2是芯片，3是引脚，4是连接线。从封装体1背面进行研磨，根据芯片厚度大小，先粗磨掉5～200μm，剩下2～20μm左右。如图2。第二步，采用化学腐蚀的方式继续腐蚀背面，直至绝缘隔离层次5露出，如图3。隔离层有的是LOCOS(局部氧化层)，有的是STI(浅槽隔离)。让绝缘层露出的目的，是可以通过绝缘层的表面位置，来断定存储器的位置以及后续物理损伤的可选位置。第三步，采用用聚焦离子束机台或者激光束完成以下工作：针对存储区域，进行大小为0.3x0.3μm2至5x5μm2面积大小的物理损伤，或者更大面积。这个大小可以根据最小存储单元面积进行调节。如图3，图中矩形虚线框内为一个存储单元，采用物理损伤的方法将其一个存储单元进行损伤使该存储单元失效。如果存储单元面积较小，则损伤区域相应变小，反之则损伤区域面积应稍大。采用扫描电子显微镜记录下物理损伤的具体位置。第四步，如图4所示，在芯片背面加保护盖6，转移至手动测试机台。保护盖为绝缘材料即可，比如塑料或者玻璃，大小盖住芯片背面，目的是防止测试时候夹具对芯片背面有损伤。第五步，选取2-20颗样品，重复以上步骤，注意每颗样品芯片均选取存储器内不同位置。进行电学测试，找出其失效的电学地址，并结合第三步记录的物理地址，计算出电学地址与物理地址的对应关系式。以上仅为本专利技术的优选实施例，并不用于限定本专利技术。对于本领域的技术人员来说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种存储器芯片扰码验证方法，其特征在于：包含如下步骤：第一步，选取样品芯片，将样品芯片从背面开始研磨；第二步，采用化学腐蚀的方式继续腐蚀样品芯片背面；第三步，对存储区域进行物理损伤；第四步，对样品芯片背面加保护盖，转移至手动测试机台进行手动测试；第五步，选取多颗样品芯片，重复以上步骤。

【技术特征摘要】
1.一种存储器芯片扰码验证方法，其特征在于：包含如下步骤：
第一步，选取样品芯片，将样品芯片从背面开始研磨；
第二步，采用化学腐蚀的方式继续腐蚀样品芯片背面；
第三步，对存储区域进行物理损伤；
第四步，对样品芯片背面加保护盖，转移至手动测试机台进行手动测试；
第五步，选取多颗样品芯片，重复以上步骤。
2.如权利要求1所述的存储器芯片扰码验证方法，其特征在于：所述第一步中的样
品芯片为封装好的芯片；对于裸芯片，先进行封装之后再进行下一步骤。
3.如权利要求1所述的存储器芯片扰码验证方法，其特征在于：所述第一步，根据
样品芯片厚度的大小，背面研磨5～100μm,保留2～20μm。
4.如权利要求1所述的存储器芯片扰码验证方法，其特征在于：所述...

【专利技术属性】
技术研发人员：马香柏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31