易失性半导体存储器制造技术

本发明专利技术涉及一种易失性半导体存储器，包括检测存储单元故障的自检控制器、储存了表示故障存储单元地址的故障地址的地址储存器和刷新调节电路，其中该刷新调节电路将由故障地址指定的存储单元的刷新周期设定得比正常存储单元的刷新周期更短。

【技术实现步骤摘要】

本专利技术涉及易失性半导体存储器，并且更具体地，涉及具有为故障存储单元增强冗余度的易失性半导体存储器。
技术介绍
近年来，诸如动态随机存取存储器(DRAM)的易失性半导体存储器被广泛用作集成在移动电话等中的存储器。随着近来设备中所处理数据量的增大，存储容量也由此增大了。大容量存储器包括大量存储单元，并且每个器件需要保持满足规范的性能。然而，由于存储单元中生产工艺的改变、半导体衬底的晶体缺陷或生产工艺中不可避免的灰尘等，因此难以在规范的范围内制造数目庞大的所有存储单元。为了使存储器具有对存储单元中故障的冗余，通常准备多余的存储单元以替代故障存储单元。通过使用熔丝等可以将通过预装检查确定为有故障的存储单元替换为多余的存储单元。这使得正常存储器能够装载(shipment)。然而，即使通过使用该存储器，装载后的热应力(例如由焊接和使用引起的热)以及老化损坏等引起了存储单元性能的退化，这将使得存储单元发生故障。在这种情况下，使用多余的存储单元不能防止故障。DRAM通过在电容器中积累电荷来存储数据。然而，由于漏电流而使积累的电荷随时间减少。因此，在一定时间间隔(单元保持时间)时，DRAM刷新本文档来自技高网...

【技术保护点】
一种易失性半导体存储器，包括：检测存储单元故障的自检控制器；地址储存器，储存表示故障存储单元地址的故障地址；和刷新调节电路，将由该故障地址所指定的存储单元的刷新周期设定得比正常存储单元的刷新周期短。

【技术特征摘要】
JP 2005-5-12 2005-139773;JP 2005-12-1 2005-3474151.一种易失性半导体存储器，包括检测存储单元故障的自检控制器；地址储存器，储存表示故障存储单元地址的故障地址；和刷新调节电路，将由该故障地址所指定的存储单元的刷新周期设定得比正常存储单元的刷新周期短。2.根据权利要求1的易失性半导体存储器，还包括生成刷新地址的刷新计数器。3.根据权利要求2的易失性半导体存储器，其中所述刷新计数器生成行地址和列地址，以便在执行自检时指定将要写入或读取数据的存储单元，其中所述的自检包括检测存储单元的故障并对指定了故障存储单元地址的故障地址进行存储；并且生成刷新地址，以便在进行用于保持数据的刷新操作时指定将要被刷新的存储单元的行。4.根据权利要求2的易失性半导体存储器，其中该刷新调节电路输出刷新启动信号，用于在该刷新地址的低位地址和该故障地址的低位地址匹配时，对与由该刷新地址指定的字线相连的存储单元和与由该故障地址指定的字线相连的存储单元进行刷新。5.根据权利要求3的易失性半导体存储器，其中该刷新调节电路输出刷新启动信号，在该刷新地址的低位地址与该故障地址的低位地址相匹配时，该刷新启动信号用于对与由该刷新地址指定的字线相连的存储单元和与由该故障地址指定的字线相连的存储单元进行刷新。6.根据权利要求1的易失性半导体存储器，其中该刷新调节电路输出刷新启动信号，在该刷新地址的低位地址与该故障地址的低位地址相匹配时，该刷新启动信号用于对与由刷新地址指定的字线相连的存储单元和与由该故障地址指定的字线相连的存储单元进行刷新，其中所述的刷新地址是由刷新计数器生成的。7.根据权利要求1的易失性半导体存储器，其中当输入了与将要刷新的刷新地址和该故障地址中的至少一个相匹配的外部地址时，该刷新调节电路根据外部地址从刷新操作和存储器存取操作中选择一个。8.根据权利要求7的易失性半导体存储器，其中该刷新调节电路根据外部地址从刷新操作和存储器存取操作中选择一个，其作用是，根据外部地址将优先级赋予该刷新操作和该存储器存取操作中的一个，该外部地址是根据设定刷新周期的定时器的值更早地对存储单元进行访问的地址。9.根据权利要求1的易失性...

【专利技术属性】
技术研发人员：高桥弘行，松原宏行，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]