半导体器件结构制造技术

本实用新型专利技术公开了一种半导体器件结构，包括具有第一导电类型的半导体材料区，半导体材料区包括有源区和端接区。第一有源沟槽结构设置在有源区中，第二有源沟槽结构设置在有源区中并且通过具有第一宽度的有源台面区与第一有源沟槽横向隔开。第一端接沟槽结构设置在端接区中并且通过过渡台面区与第二有源沟槽隔开，该过渡台面区具有第二宽度并且具有的载流子电荷比有源台面区的载流子电荷高。在一个示例中，第二宽度大于第一宽度以提供更高的载流子电荷。在另一个示例中，过渡台面区中的掺杂剂浓度比有源台面区中的掺杂剂浓度高以提供更高的载流子电荷。该半导体器件结构表现出经改善的器件耐用性，包括例如经改善的无钳位感应开关(UIS)性能。

Semiconductor Device Structure

【技术实现步骤摘要】
半导体器件结构相关申请的交叉引用本申请要求2017年10月12日提交的美国临时申请No.62/571,428的优先权，所述申请的内容据此以引用方式并入。
技术介绍
本技术整体涉及电子器件，并且更具体地讲，涉及半导体器件结构。绝缘栅极场效应晶体管(IGFET)，诸如金属氧化物半导体场效应晶体管(MOSFET)已用于许多电源开关应用中，诸如dc-dc转换器。在典型的MOSFET中，栅极电极通过施加适当的栅极电压来提供导通和关断控制。通过举例的方式，在N型增强型MOSFET中，响应于超过固有阈值电压的正栅极电压的施加，当导电N型反型层(即沟道区)形成在P型主体区中时，导通发生。反型层将N型源极区连接到N型漏极区，并允许在这些区之间的大部分载流子传导。存在一类MOSFET器件，其中栅极电极形成在从诸如硅的半导体材料的主表面向下延伸的沟槽中。这类器件中的电流主要沿垂直方向流过器件，因此可以更密集地封装器件单元。在其他条件相同的情况下，更密集封装的器件单元可以增加载流容量并降低器件的导通电阻。用于高频开关模式电源(SMPS)应用的中高压沟槽MOSFET器件应当表现出低的小信号输出电容(COSS)和低的导通电阻(Rdson)，以满足期望的开关效率。此外，低的Rdson应当与保持期望的击穿电压(BVDSS)和获得期望的耐用性(诸如良好的无钳位电感开关(UIS))相平衡。过去，人们不了解如何最好地实现经改善的器件耐用性。因此，希望具有提高器件性能(包括器件耐用性)的结构。此外，希望该方法和结构与现有的工艺流程兼容，避免必须使用昂贵的工艺设备，并且具有经改善的工艺可重复性和良品率。
技术实现思路
在功率半导体器件，诸如沟槽MOSFET器件中，从更高的UIS(无钳位电感开关)容量和更高的击穿电压(BVDSS)稳定性角度，以及从可靠性应力下或在现场应用下例如“步入/步出”(walk-in/walk-out)现象的角度，需要更稳健的设计。作为典型的实践，所有功率MOSFET在投放市场之前都要经过UIS测试，以确定这些器件在高电压和高电流雪崩条件下是稳健的。通过器件在雪崩条件下在给定时间内能够吸收的能量，可以测量这种功率器件雪崩容量，以确保热失效而不是缺陷相关失效。作者通过实验发现，UIS稳健性取决于半导体器件的哪个部分首先击穿，以及半导体器件的首先击穿的那部分是否能够承受UIS事件。进一步确定的是，如果端接单元或过渡单元比有源单元更早击穿或在更低的电压下击穿，UIS能量将分布在具有通常更小的吸收UIS能量的面积的端接单元处，并且UIS性能将受到损害。即，如果端接边缘单元或过渡单元比有源单元更早击穿或在更低的电压下击穿，UIS能量将更低或被分布，因为端接单元通常具有更小的面积来吸收所有UIS能量。一般来讲，本示例涉及半导体器件和形成半导体器件的方法，该半导体器件具有经改善的UIS稳健性，同时保持期望的击穿和导通电阻特性。更具体地讲，描述了实现经改善的UIS性能的器件和方法，该器件和方法示出更高和更稳定的雪崩峰值电流(Ipk)、更紧密的跨半导体晶圆的Ipk分布，从而导致降低的UIS良品率损失。在一些示例中，半导体器件的有源区中的有源沟槽结构被有源台面隔开。半导体器件的过渡台面区将有源沟槽结构与端接区中的一个或多个端接沟槽结构隔开。过渡台面区被配置成在半导体器件中提供电荷不平衡，由此使得在半导体器件的端接区中发生击穿之前，半导体器件的有源区中首先发生击穿。在一些示例中，电荷不平衡由过渡台面区提供，该过渡台面区具有比有源沟槽台面区更大的宽度。在其他示例中，电荷不平衡由过渡台面区提供，该过渡台面区的掺杂剂浓度高于有源台面区中的每一者中的掺杂剂浓度。在一些示例中，半导体器件包括屏蔽栅极沟槽MOSFET器件。在其他示例中，半导体器件包括肖特基整流器器件。在另外的示例中，半导体器件包括MOSFET结构和肖特基整流器结构的组合。更具体地讲，在一个示例中，半导体器件包括具有第一导电类型的半导体材料区，半导体材料区包括有源区和端接区。第一有源沟槽结构设置在有源区中，并且第二有源沟槽结构设置在有源区中，并且通过具有第一宽度的有源台面区与第一有源沟槽横向隔开。第一端接沟槽结构设置在端接区中，并通过过渡台面区与第二有源沟槽隔开，该过渡台面区具有第二宽度和比有源台面区高的载流子电荷。在一个示例中，较高的载流子电荷由过渡台面区提供，该过渡台面区的第一导电类型的掺杂剂的浓度比有源台面区的更高。在另一个示例中，通过使第二宽度大于第一宽度来提供较高的载流子电荷。在另一个示例中，半导体器件结构包括具有第一导电类型的半导体材料区，半导体材料区包括第一主表面、与第一主表面相对的第二主表面、有源区、端接区以及插置在有源区和端接区之间的过渡区。有源沟槽结构从第一主表面延伸到有源区内的半导体材料区中，其中有源沟槽结构通过有源台面区彼此横向隔开。端接沟槽结构从第一主表面延伸到端接区内的半导体材料区中。过渡台面区插置在有源沟槽结构中的最外侧一者和端接沟槽结构之间，其中过渡台面区的载流子浓度比有源台面区中的每一者的载流子浓度更高。除了别的以外，本示例还涉及半导体器件，包括电压额定值为在约20伏到约200伏或更高范围内的半导体器件。这种半导体器件可包括但不限于沟槽IGFET器件、沟槽IGBT器件、沟槽肖特基整流器器件、沟槽晶闸管器件或其他功率器件。此外，本示例还具有将碰撞电离更多地(例如，更深地)转移到半导体器件的有源区中以使得UIS电流保持在有源区中的益处。附图说明图1示出了根据本说明书的半导体器件的示例的局部剖视图；图2是示出根据本说明书的电荷平衡曲线的曲线图；图3、图4和图5是示出根据本说明书的示例性半导体器件和现有半导体器件的比较结果的图表；图6示出了根据本说明书的半导体器件的示例的局部俯视平面图；图7示出了根据本说明书的半导体器件的示例的局部俯视平面图；图8示出了根据本说明书的半导体器件的示例的局部剖视图；图9示出了根据本说明书的半导体器件的示例的局部俯视平面图；图10示出了根据本说明书的半导体器件的示例的俯视平面图；和图11-图21示出了根据本说明书的半导体器件的示例的局部剖视图；其示出根据本说明书的示例性半导体器件和现有半导体器件的比较结果的图表。为使图示清晰简明，图中的元件未必按比例绘制，而且不同图中的相同参考标号指示相同的元件。此外，为使描述简单，省略了公知步骤和元件的描述和细节。如本文所用，“载流电极”意思是通过器件传输电流的器件的元件，诸如MOS晶体管的源极或漏极、双极型晶体管的发射极或集电极或者二极管的阴极或阳极，而“控制电极”意思是控制通过器件的电流的器件的元件，诸如MOS晶体管的栅极或双极型晶体管的基极。本领域技术人员理解，导电类型是指通过其发生传导的机制，诸如通过空穴或电子传导，因此，导电类型不是指掺杂浓度而是指掺杂类型，诸如P型或N型。尽管器件在本文中被解释为某些N型区域和某些P型区域，但本领域的普通技术人员应当理解，考虑到任何必要的电压极性反转、晶体管类型和/或电流方向反转等，导电类型可被反转并且也是按照说明书的描述可行的。为使附图简洁，器件结构的某些区域(诸如掺杂区或介电区)可被示为通常具有直线边缘和角度精确的拐角。然而，本领域的技术人本文档来自技高网...

【技术保护点】
1.一种半导体器件结构，其特征在于，包括：第一导电类型的半导体材料区，所述半导体材料区包括有源区和端接区；第一有源沟槽结构，所述第一有源沟槽结构设置在所述有源区中；第二有源沟槽结构，所述第二有源沟槽结构设置在所述有源区中并且通过具有第一宽度的有源台面区与所述第一有源沟槽横向隔开；和第一端接沟槽结构，所述第一端接沟槽结构设置在所述端接区中并且通过过渡台面区与所述第二有源沟槽隔开，所述过渡台面区具有第二宽度和比所述有源台面区更高的载流子电荷。

【技术特征摘要】
2017.10.12 US 62/571,428;2018.09.18 US 16/134,5981.一种半导体器件结构，其特征在于，包括：第一导电类型的半导体材料区，所述半导体材料区包括有源区和端接区；第一有源沟槽结构，所述第一有源沟槽结构设置在所述有源区中；第二有源沟槽结构，所述第二有源沟槽结构设置在所述有源区中并且通过具有第一宽度的有源台面区与所述第一有源沟槽横向隔开；和第一端接沟槽结构，所述第一端接沟槽结构设置在所述端接区中并且通过过渡台面区与所述第二有源沟槽隔开，所述过渡台面区具有第二宽度和比所述有源台面区更高的载流子电荷。2.根据权利要求1所述的半导体器件结构，其中，所述更高的载流子电荷由以下各项中的至少一者提供：所述过渡台面区的所述第一导电类型的掺杂剂的掺杂剂浓度高于所述有源台面区的所述第一导电类型的掺杂剂的掺杂剂浓度；以及所述第二宽度大于所述第一宽度。3.根据权利要求2所述的半导体器件结构，其中，所述半导体器件结构还包括：第二端接沟槽，所述第二端接沟槽设置在所述端接区中并且通过具有第三宽度的第一端接台面区与所述第一端接沟槽结构隔开；和第二导电类型的第一基极区，所述第二导电类型与所述第一导电类型相反，所述第一基极区设置在所述第一端接台面区中，其中：所述过渡台面区的载流子浓度高于所述第一端接台面区的载流子浓度；所述第二宽度大于所述第三宽度；并且所述第一基极区包括电浮动区。4.根据权利要求2所述的半导体器件结构，其中，所述半导体器件结构还包括：所述第一导电类型的第一掺杂区，所述第一掺杂区设置在所述过渡台面区中并且具有更高的掺杂剂浓度，其中：所述第一掺杂区与所述半导体材料区的第一主表面间隔开。5.根据权利要求1所述的半导体器件结构，其中，所述半导体器件结构还包括：第一肖特基接触区，所述第一肖特基接触区耦接到所述有源台面区，且邻近第一主表面；和第二肖特基接触区，所述第二肖特基接触区耦接到所述半导体材料区，且邻近所述第一有源沟槽结构的下表面。6.根据权利要求1所述的半导体器件结构，其中，所述半导体器件结构还包括：第二导电类型的基极区，所述基极区设置在所述有源台面区中，并且与所述第一有源沟槽相邻；和所述第一导电类型的源极区，所述源极区设置在所述基极区中，其中：所述第一有源沟槽结构包括：屏蔽电极，所述屏蔽电极通过第一电介质结构与所述半导体材料区隔开；和栅极电极，所述栅极电极通过第二电介质结构与所述半导体材料区隔开；并且所述第一端接沟槽结构包括：端接电极，所述端接电极通过具有第三厚度的第三电介质结构与...

【专利技术属性】
技术研发人员：Z·豪森，浅野哲郎，宫原昭二，佐山康之，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US