半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法。该制作半导体元件的方法为，首先形成一第一凹槽以及一第二凹槽于一基底内，然后形成一衬垫层于第一凹槽以及第二凹槽内，形成一第一图案化掩模于该基底上并覆盖第二凹槽，去除第一凹槽内的衬垫层，去除第一图案化掩模，之后再形成一绝缘层于第一凹槽以及第二凹槽内以形成一陷捕隔离结构于第一凹槽内以及一深沟槽隔离结构于第二凹槽内。

Semiconductor components and their fabrication methods

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种制作深沟槽隔离结构(deeptrenchisolation)于基底以及一陷捕隔离结构(traprichisolation)设于基底内并环绕该深沟槽隔离结构的方法。
技术介绍
在无线射频(radiofrequency,RF)集成电路应用中，例如RF选频装置(RFswitchdevice)或功率放大器(poweramplifierdevice)，其性能经常受到寄生表面电荷(parasiticsurfacecharge)问题的影响。因为寄生表面电荷而产生谐波效应(harmoniceffect)，进而影响装置效能。有数种晶片制作工艺技术用以解决此问题，例如使用绝缘层上覆盖半导体层(semiconductor-on-insulator,SOI)的晶片将电荷与高电阻晶片基板互相隔离。然而现今采用SOI晶片的设计通常过于昂贵，因此如何在更低成本的情况下改良现有制作工艺提升元件整体效能并提供更有竞争力的产品即为现今一重要课题。
技术实现思路
本专利技术一实施例公开一种制作半导体元件的方法。首先形成一第一凹槽以及一第二凹槽于一基底内，然后形成一衬垫层于第一凹槽以及第二凹槽内，形成一第一图案化掩模于该基底上并覆盖第二凹槽，去除第一凹槽内的衬垫层，去除第一图案化掩模，之后再形成一绝缘层于第一凹槽以及第二凹槽内以形成一陷捕隔离结构于第一凹槽内以及一深沟槽隔离结构于第二凹槽内。本专利技术另一实施例公开一种半导体元件，其主要包含一金属氧化物半导体晶体管设于基底上、一深沟槽隔离结构设于基底内并环绕金属氧化物半导体晶体管以及一陷捕隔离结构设于基底内并环绕深沟槽隔离结构。依据本专利技术一实施例，深沟槽隔离结构较佳包含一衬垫层设于基底内以及一绝缘层设于衬垫层上，其中衬垫层上表面较佳切齐绝缘层上表面。陷捕隔离结构则仅由绝缘层所构成，其中衬垫层较佳包含氧化硅而绝缘层则较佳包含无掺杂多晶硅或氮化硅等介电材料。另外依据本专利技术又一实施例，陷捕隔离结构以及深沟槽隔离结构可依据产品需求包含相同深度或不同深度。附图说明图1至图5为本专利技术一实施例制作一半导体元件的方法示意图；图6为本专利技术一实施例的一半导体元件的结构示意图；图7为本专利技术一实施例的一半导体元件的结构示意图。主要元件符号说明12基底14凹槽16凹槽18图案化掩模20第一掩模层22第二掩模层24衬垫层26图案化掩模28开口30绝缘层32陷捕隔离结构34深沟槽隔离结构36深N阱38P阱40栅极结构42栅极介电层44栅极材料层46间隙壁48源极/漏极区域50层间介电层52接触插塞54金属内连线56金属氧化物半导体晶体58金属栅极管60介质层62高介电常数介电层64功函数金属层66低阻抗金属层68气孔具体实施方式请参照图1至图5，图1至图5为本专利技术一实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，其中基底12较佳为一具有高阻值的半导体基底，例如具有高阻值的硅基底，然后形成多个凹槽14、16于基底12内。在本实施例中，凹槽14较佳于后续制作工艺中经填入绝缘材料后形成深沟槽隔离结构用来隔离金属氧化物半导体晶体管，而环绕于最外围的凹槽16则于后续制作工艺中经填入绝缘材料后形成陷捕隔离结构用来隔离元件之间的噪声。依据本专利技术一实施例，形成凹槽14、16的方式可先形成一掩模层(图未示)于基底12上，其中掩模层较佳包含一双层结构，例如更细部包含一第一掩模层20设于基底12表面以及一第二掩模层22设于第一掩模层20上。接着利用一图案化光致抗蚀剂(图未示)为掩模以例如蚀刻方式去除部分第二掩模层22、部分第一掩模层20以及部分基底12以形成凹槽14、16于基底12内，并同时将掩模层转换为一图案化掩模18。在本实施例中，第一掩模层20较佳包含氧化硅而第二掩模层22则包含氮化硅，但均不限于此。随后进行一氧化制作工艺氧化各凹槽14、16内的基底12侧壁以及基底12底部以形成衬垫层24于各凹槽14、16内。如图2所示，接着形成另一图案化掩模26于图案化掩模18表面并覆盖凹槽14，其中图案化掩模26较佳具有开口28分别暴露出最外围的凹槽16。然后利用图案化掩模26为掩模进行一蚀刻制作工艺去除凹槽16内的所有衬垫层24并暴露出凹槽16内的基底12侧壁以及基底12底部。接着如图3所示，先去除第一图案化掩模26，再形成一绝缘层30于凹槽14、16内以形成陷捕隔离结构32于凹槽16内以及深沟槽隔离结构34于凹槽14内。从细部来看，本实施例形成陷捕隔离结构32以及深沟槽隔离结构34的方法较佳先形成绝缘层30填满凹槽14、16并覆盖图案化掩模18表面，然后进行一平坦化制作工艺，例如利用化学机械研磨(chemicalmechanicalpolishing,CMP)制作工艺去除部分绝缘层30以及图案化掩模18，使剩余的绝缘层30上表面切齐基底12上表面并同时形成陷捕隔离结构32于凹槽16内以及深沟槽隔离结构34于凹槽14内。在本实施例中，绝缘层30较佳包含无掺杂多晶硅或氮化硅等绝缘材料，但均不限于此。请接着参照图4至图5，其中图4为本专利技术接续图3制作半导体元件的剖面示意图，而图5则为图4的上视图。如图4所示，随后可进行后续晶体管制作工艺，例如可先依序形成一深阱区以及一阱区于基底12内，再形成栅极结构40以及源极/漏极区域48等晶体管元件于基底12上。在本实施例中，深阱区以及阱区的导电型式可依据所制备的晶体管型态来调整，例如本实施例的深阱区较佳包含一深N阱36而阱区则较佳包含一P阱38，但均不局限于此。另外栅极结构40的制作方式可依据制作工艺需求以先栅极(gatefirst)制作工艺、后栅极(gatelast)制作工艺的先高介电常数介电层(high-kfirst)制作工艺以及后栅极制作工艺的后高介电常数介电层(high-klast)制作工艺等方式制作完成。以本实施例先栅极制作工艺为例为例，可先依序形成一栅极介电层42或介质层、一由多晶硅所构成的栅极材料层44以及一选择性硬掩模于基底12上，并利用一图案化光致抗蚀剂(图未示)当作掩模进行一图案转移制作工艺，以单次蚀刻或逐次蚀刻步骤，去除部分栅极材料层44与部分栅极介电层42，然后剥除图案化光致抗蚀剂，以于基底12上形成各由图案化的栅极介电层42与图案化的栅极材料层44所构成的栅极结构40、20、22、24。然后在各栅极结构40侧壁形成至少一间隙壁46，于间隙壁46两侧的基底12中形成源极/漏极区域48及/或外延层，并选择性于源极/漏极区域48及/或外延层的表面形成一金属硅化物(图未示)。在本实施例中，间隙壁46可为单一间隙壁或复合式间隙壁，例如可细部包含一偏位间隙壁以及一主间隙壁。其中偏位间隙壁与主间隙壁可包含相同或不同材料，且两者均可选自由氧化硅、氮化硅、氮氧化硅以及氮碳化硅所构成的群组。源极/漏极区域48可依据所置备晶体管的导电型式而包含不同掺质，例如在本实施例中可包含N型掺质。接着先形成一选择性接触洞蚀刻停止层(图未示)覆盖栅极结构40表面，再形成一层间介电层50于接触洞蚀刻停止层上。之后可进行一图案转移制作工艺，例如可利用一图案化掩模去除栅极结构40旁的部分的层间介电层50以及部分接触洞蚀刻停止层以形成本文档来自技高网...

【技术保护点】
1.一种制作半导体元件的方法，其特征在于，该方法包含：形成一第一凹槽以及一第二凹槽于一基底内；形成一衬垫层于该第一凹槽以及该第二凹槽内；形成一第一图案化掩模于该基底上并覆盖该第二凹槽；去除该第一凹槽内的该衬垫层；去除该第一图案化掩模；以及形成一绝缘层于该第一凹槽以及该第二凹槽内，以形成一陷捕隔离结构于该第一凹槽内以及一深沟槽隔离结构于该第二凹槽内。

【技术特征摘要】
1.一种制作半导体元件的方法，其特征在于，该方法包含：形成一第一凹槽以及一第二凹槽于一基底内；形成一衬垫层于该第一凹槽以及该第二凹槽内；形成一第一图案化掩模于该基底上并覆盖该第二凹槽；去除该第一凹槽内的该衬垫层；去除该第一图案化掩模；以及形成一绝缘层于该第一凹槽以及该第二凹槽内，以形成一陷捕隔离结构于该第一凹槽内以及一深沟槽隔离结构于该第二凹槽内。2.如权利要求1所述的方法，另包含：形成一掩模层于该基底上；以及去除部分该掩模层以及部分该基底以形成一第二图案化掩模于该基底上以及该第一凹槽及该第二凹槽于该基底内。3.如权利要求2所述的方法，其中该掩模层包含：第一掩模层，设于该基底上；以及第二掩模层，设于该第一掩模层上。4.如权利要求3所述的方法，其中该第一掩模层包含氧化硅以及该第二掩模层包含氮化硅。5.如权利要求1所述的方法，另包含进行一氧化制作工艺氧化该第一凹槽以及该第二凹槽的侧壁以形成该衬垫层。6.如权利要求5所述的方法，其中该衬垫层包含氧化硅。7.如权利要求2所述的方法，还包含：形成该第一图案化掩模于该第二图案化掩模上；以及利用该第一图案化掩模为掩模去除该第一凹槽内的该衬垫层。8.如权利要求1所述的方法，还包含：在去除该第一图案化掩模后形成该绝缘层于该第一凹槽以及该第二凹槽内；以及进行一平坦化制作工艺去除部分该绝缘层以形成该陷捕隔离结构以及该深沟槽隔离结构。9....

【专利技术属性】
技术研发人员：马瑞吉，林家辉，杨国裕，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71