半导体器件和放大器组件制造技术

公开了一种半导体器件和实现所述半导体器件的放大器组件。所述半导体器件是一种多尔蒂放大器，包括用于多尔蒂放大器的载波放大器的第一晶体管元件和用于峰值放大器的第二晶体管元件。多尔蒂放大器的特征是第一晶体管元件和第二晶体管元件交替地设置在共用的半导体衬底上。

Semiconductor Devices and Amplifier Modules

A semiconductor device and an amplifier assembly for realizing the semiconductor device are disclosed. The semiconductor device is a Doherty amplifier, comprising a first transistor element for a carrier amplifier of a Doherty amplifier and a second transistor element for a peak amplifier. The Doherty amplifier is characterized by alternating the first transistor element and the second transistor element on a common semiconductor substrate.

【技术实现步骤摘要】
半导体器件和放大器组件相关申请的交叉引用本申请要求在2017年11月13日提交的日本专利申请JP2017-218488的优先权权益，本公开的全部内容通过引用合并在此。
本专利技术涉及半导体器件和实施该半导体器件的放大器组件。
技术介绍
作为WO2004/100215公布的国际专利申请已经公开了一种多尔蒂放大器(Dohertyamplifier)类型的功率放大器，其包括载波放大器和峰值放大器，其中该载波放大器对输入射频(RF)信号进行线性地操作，而峰值放大器在载波放大器饱和后工作。在其中公开的功率放大器包括额外的峰值放大器以用来增强其最大输出功率。另一个公开的现有专利文献No.JP2005-303771A公开了一种多尔蒂放大器类型的功率放大器。其中公开的功率放大器在包括载波放大器的场效应晶体管(FET)的输出端提供电路，其中该电路反射来自该场效应晶体管的输出信号中包含的高次谐波。具体地，对于偶次谐波，该电路可以作为短路工作，或者对地面显示足够低的阻抗，而对于奇次谐波，该电路可以作为开路工作，或者对地面显示足够高的阻抗。包括峰值放大器的另一个场效应晶体管也伴随有反映场效应晶体管的输出射频信号中包含的高次谐波的电路。对于偶次谐波，该电路可以作为开路工作，或者对地面显示足够高的阻抗；而对于奇次谐波，该电路可以作为短路工作，或者对地面显示足够低的阻抗。还有另一个公开的日本专利文献No.JP2015-115960A也公开了一种封装在提供接地平面的封装内的多尔蒂放大器，载波放大器和峰值放大器并排安装在接地平面上，其间具有屏蔽壁。屏蔽壁可以减少载波放大器和峰值放大器之间的耦合。还有另一个公开的日本专利文献No.JP2007-274181A公开了一种半导体器件，其提供以之字形图案配置的多个半导体器件，以消散在半导体器件中产生的热量。从低成本的观点来看，在通信系统中期望连续地提高放大器的效率，即，效率的提高不仅能够节省放大器本身的功耗，而且能够节省放大器冷却系统的功耗。一种节省功耗的技术是所谓的多尔蒂放大器，其包括对输入信号线性的操作的载波放大器和仅在该载波放大器饱和后工作的峰值放大器。多尔蒂放大器不仅可以提高最大输出功率的效率，还可以提高中等输出功率的效率。随着传输容量的增加，最近的通信系统将其频带设置在毫米波长内。可在这样高频范围内工作的放大器不可避免地增加功耗。因为多尔蒂放大器仅在高输入功率时操作峰值放大器，独立于输入功率始终有效的载波放大器变得暴露在高温中。
技术实现思路
本专利技术的一方面涉及多尔蒂放大器类型的一种半导体器件，该半导体器件放大射频(RF)信号。该半导体器件包括多个第一晶体管元件以及多个第二晶体元件，所述多个第一晶体管元件作为多尔蒂放大器的载波放大器共同地工作，所述多个第二晶体管元件作为多尔蒂放大器的峰值放大器共同地工作。半导体器件的特征是第一晶体管元件和第二晶体管元件彼此相互交替地设置在共用的半导体衬底上。本专利技术的另一个方面涉及一种放大射频信号的放大器组件。该放大器组件包括半导体器件和通过焊料凸块以面朝下设置的方式固定所述半导体器件的组件衬底。放大器组件的特征是第一晶体管和第二晶体管元件交替地设置在在第一晶体管元件和第二晶体管元件共用的半导体衬底上。附图说明当结合附图阅读时，在以下详细描述中示例性实施例的前述和其他方面变得更加明显，其中：图1是根据实施例的放大器装置的侧横剖面视图；图2是示出在放大器装置中的布线层的顶表面的平面图；图3A是示出有源区的一个示例的平面图，并且图3B是也示出了该有源区的另一个示例的平面图；图4是布线层的平面图；图5是布线层中涉及的第一布线层的平面图；图6是布线层中涉及的第二布线层的平面图；图7是布线层中涉及的第三布线层的平面图；图8是布线层中涉及的第四布线层的平面图。具体实施方式接下来，将描述参考附图的根据本专利技术的实施例。然而，本专利技术不限于该实施例，并且具有在所附权利要求中限定的范围以及在权利要求中的元件的所有修改和改变和其等同物。在附图说明中，彼此相同或相似的数字或符号将表示彼此相同或相似的元件而不重复说明。图1是本专利技术一个实施例的放大器组件1A的剖视图。在图1中示出的放大器组件1A提供了组件衬底2和安装在组件衬底2上的半导体器件3。该组件衬底2包括由绝缘材料制成的方形厚板的基底2a、在基底2a的顶表面2b上的布线2d、以及在基底2a的整个背表面2c上的背面金属2e。面向半导体器件3的布线2d包括接地焊盘2d1和信号线2d2和2d3，其中接地焊盘2d1通过穿透基底2a的导通孔2f与背面金属2e电连接。背面金属2e固定接地GND。信号线2d2(可以是传输线)将射频(RF)信号承载到半导体器件3中，而另一信号线2d3(也可以是传输线)承载由半导体器件3放大的射频信号。半导体器件3可以是多尔蒂放大器的一种微波单片集成电路(MMIC)，通过所谓的倒装芯片接合以面朝下布置的方式安装在组件衬底2上。半导体器件3包括半导体衬底10、布线层20、以及一些凸块30。半导体衬底10具有提供顶表面10a和背表面10b的厚板形状，其中顶表面10a在其中间提供包括多个晶体管元件的有源区11。提供在整个顶表面10a上的布线层20包括输入端子21、输出端子22、输入线23、输出线24和接地金属25。这些端子、线、和接地由埋在绝缘膜26内和其表面上的金属膜形成。与组件衬底2上的信号线2d2电连接的输入端子21从信号线2d2承载射频(RF)信号。例如，作为在布线层20中最顶层的输入端子21，在其顶表面20a处从绝缘膜26暴露。并且，输入端子21通过凸块30中的一个与在组件衬底2中的信号线2d2电连接。输出端子22与组件衬底2中的信号线2d3连接。具体地，在布线层20中的最顶部中提供的输出端子22在布线层20的表面20a处从绝缘膜26暴露。并且，通过凸块30中的另一个与在组件衬底2中的信号线2d3连接的输出端子22承载信号线2d3上的放大的射频信号。同样布置在布线衬底20中的最顶层中的接地金属25，在布线层20的顶表面20a处从绝缘膜26暴露。接地金属25通过凸块30与组件衬底2中的接地焊盘2d1连接。图2是示出布线层20的顶表面20a的平面图。如图2所示，本实施例的半导体器件3具有矩形平面形状，包括彼此面对的侧面20b和20c以及同样彼此面对的另一侧面20d和20e，其中侧面20b至20e可以形成半导体器件3的矩形平面形状。因此，前面的一对侧面20b和20c垂直于后面的一对侧面20d和20e延伸。输入端子21设置为更靠近于侧面20，并且在两侧面20d和20e之间的侧面20b的中间。输出端子22设置为更靠近于侧面20c，并且在两侧面20d和20e之间的侧面20c的中间。接地金属25覆盖了布线层20除了输入端子21和输出端子22以外的几乎整个顶表面。接地金属25提供四个边缘25b至25e，每个边缘沿侧面20b至20e延伸，其中边缘25b和25c沿侧面20b和20c在其中间提供相应的切口25f和25g，输入端子21和输出端子22设置在该切口中。输入端子21和输出端子22在其上提供相应的凸块30，而接地金属25在其上提供许多凸块30。这些凸块30在布线层20的顶表面20a上以正方形阵列方式被设置。图3A是本文档来自技高网...

【技术保护点】
1.一种多尔蒂放大器类型的半导体器件，其放大射频信号，所述半导体器件包括：多个第一晶体管元件，其作为所述多尔蒂放大器的载波放大器共同地工作，所述载波放大器相对于所述射频信号线性地工作；以及多个第二晶体管元件，其作为所述多尔蒂放大器的峰值放大器共同地工作，所述峰值放大器在所述载波放大器饱和后工作；其中所述多个第一晶体管元件和所述多个第二晶体管元件交替地设置在共用的半导体衬底上。

【技术特征摘要】
2017.11.13 JP 2017-2184881.一种多尔蒂放大器类型的半导体器件，其放大射频信号，所述半导体器件包括：多个第一晶体管元件，其作为所述多尔蒂放大器的载波放大器共同地工作，所述载波放大器相对于所述射频信号线性地工作；以及多个第二晶体管元件，其作为所述多尔蒂放大器的峰值放大器共同地工作，所述峰值放大器在所述载波放大器饱和后工作；其中所述多个第一晶体管元件和所述多个第二晶体管元件交替地设置在共用的半导体衬底上。2.根据权利要求1所述半导体器件，还包括布线层，所述布线层设置在所述半导体衬底上，所述布线层包括：输入端子，其接收所述射频信号；输出端子，其输出由所述半导体器件放大的所述射频信号；输入线，其将所述输入端子与所述多个第一晶体管元件和所述多个第二晶体管元件连接，所述输入线包括第一输入线至第三输入线，所述第一输入线在其一端与所述输入端子连接并且被均匀地分离为第二输入线和所述第三输入线，所述第二输入线从所述第一输入线分离并且与所述多个第一晶体管元件连接，所述第三输入线从所述第一输入线分离并且与所述多个第二晶体管元件连接，以及输出线，其将所述多个第一晶体管元件和所述多个第二晶体管元件与所述输出端子连接，所述输出线包括第一输出线至第三输出线，所述第一输出线在其一端将第二输出线和所述第三输出线连接并在其另一端与所述输出端子连接，所述第二输出线在其一端与所述多个第二晶体管元件连接并且在其另一端与所述第一输出线连接，所述第三输出线在其一端与所述多个第一晶体管元件连接并且在其另一端与所述第一输出线连接。3.根据权利要求2所述半导体器件，其中所述第二输入线和所述第三输入线具有λ/4的长度差，以及所述第二输出线和所述第三输出线具有λ/4的长度差，其中λ是所述射频信号的波长。4.根据权利要求2所述半导体器件，其中所述第二输入线和所述第三输入线中的一条具有与所述第二输入线和所述第三输入线的另一条重叠的部分，并且其中所述第二输出线和所述第三输出线中的一条具有与所述第二输出线和所述第三输出线的另一条重叠的部分。5.根据权利要求4所述半导体器件，还包括具有多个金属层的布线层，其中所述第二输入线和所述第三输入线中的一条输入线的一部分设置在所述多个金属层中的一个金属层中，所述第二输入线和所述第三输入线中的所述一条输入线的其余部分与所...

【专利技术属性】
技术研发人员：田能村昌宏，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：日本,JP