半导体封装及制造其的方法技术

半导体封装包括：第一互连基板，该第一互连基板在第一重新分布基板上并且具有贯穿第一互连基板的第一开口。第一半导体芯片在第一重新分布基板上，并且在第一互连基板的第一开口中。第二重新分布基板在第一互连基板和第一半导体芯片上。第二互连基板在第二重新分布基板上，并且具有贯穿第二互连基板的第二开口。第二半导体芯片在第二重新分布基板上，并且在第二互连基板的第二开口中。

【技术实现步骤摘要】
半导体封装及制造其的方法相关申请的交叉引用本申请要求于2017年6月7日递交的韩国专利申请No.10-2017-0070933的优先权，其全部内容通过引用合并于此。
本文描述的一个或多个实施例涉及半导体封装和用于制造半导体封装的方法。
技术介绍
提供了一种半导体封装以实现用于电子产品中的集成电路芯片。在一种类型的半导体封装中，半导体芯片安装在印刷电路板(PCB)上，并且接合线或凸块用于将半导体芯片电连接到印刷电路板。不断尝试减小制造半导体封装的大小、重量和成本。随着集成度的增加，封装中的半导体芯片的大小可以变小。然而，粘附、处理和/或测试大小减小的半导体芯片的焊球可能是困难的。此外，根据半导体芯片的大小获得多样化安装板存在问题。
技术实现思路
根据一个或多个实施例，一种半导体封装包括：第一重新分布基板；第一互连基板，第一互连基板在第一重新分布基板上并且具有贯穿第一互连基板的第一开口；第一半导体芯片，第一半导体芯片在第一重新分布基板上并且在第一互连基板的第一开口中；第一互连基板和第一半导体芯片上的第二重新分布基板；第二互连基板，第二互连基板在第二重新分布基板上并且具有贯穿第二互连基板的第二开口；以及第二半导体芯片，第二半导体芯片在第二重新分布基板上并且在第二互连基板的第二开口中。根据一个或多个其他实施例，一种用于制造半导体封装的方法，方法包括：在第一互连基板中形成第一开口，并且第一开口贯穿第一互连基板；在第一互连基板的底表面上提供第一载体基板；在第一开口中提供第一半导体芯片；去除第一载体基板以暴露第一半导体芯片的底表面和第一互连基板的底表面；在第一半导体芯片的底表面和第一互连基板的底表面上形成第一重新分布基板；在第二互连基板中形成第二开口，第二开口贯穿第二互连基板；在第二互连基板的底表面上提供第二载体基板；在第二开口中提供第二半导体芯片；将第二互连基板粘附到第一重新分布基板的底表面上；去除第二载体基板以暴露第二半导体芯片的底表面和第二互连基板的底表面；以及在第二半导体芯片的底表面和第二互连基板的底表面上形成第二重新分布基板。根据一个或多个其他实施例，一种半导体封装，包括：第一基板；第一基板上的第一半导体芯片；第一互连基板，第一互连基板在第一基板上并且与第一半导体芯片横向间隔开，第一半导体芯片在平面图中由第一互连基板围绕；第二基板，第二基板电连接到第一互连基板并且覆盖第一互连基板和第一半导体芯片；第二基板上的第二半导体芯片；以及第二互连基板，第二互连基板在第二基板上并且与第二半导体芯片横向间隔开，第二半导体芯片在平面图中由第二互连基板围绕，其中，第一互连基板和第二互连基板中的每一个包括基层和基层中的导电构件。附图说明图1示出了半导体封装的一个实施例；图2示出了半导体封装的另一实施例；图3示出了半导体封装的另一实施例；图4示出了半导体封装的另一实施例；图5示出了用于制造半导体封装的方法的一个实施例；以及图6A至图6K示出了用于制造半导体封装的方法的各个阶段。具体实施方式图1、图2和图3示出了半导体封装的各种实施例的横截面图。参考图1，半导体封装P100包括第一基板100，该第一基板100例如可以是重新分布基板。第一基板100可以包括第一绝缘图案110和第一导电图案120。第一导电图案120可以包括在第一绝缘图案110与贯穿第一绝缘图案110的一个或多个通孔之间的一个或多个导电层。第一绝缘图案110可以包括诸如氧化硅或氮化硅的无机绝缘层。在一个实施例中，第一绝缘图案110可以包括聚合物材料。第一导电图案120可以被第一绝缘图案110围绕或与第一绝缘图案110相邻。第一导电图案120可以重新分布安装在第一基板100上的第一半导体芯片310。第一基板100可以使半导体封装P100具有扇出(fan-out)结构。第一导电图案120可以包括金属并且可以连接到第一基板100的底表面上的第一焊盘125。第一保护层130可以位于第一基板100的底表面上，并且可以包括例如无机材料、有机材料、ABF(Ajinomoto累积膜)或绝缘聚合物(如环氧基聚合物)。外部端子140可以被附接到第一基板100的底表面并且可以被没置在第一焊盘125上。外部端子140可以通过第一焊盘125电连接到第一导电图案120。第一互连基板200可以在第一基板100上并且可以包括贯穿第一互连基板200的第一开口201。例如，第一开口201可以具有将第一互连基板200的底表面200a连接到第一互连基板200的顶表面200b的开孔形状。第一互连基板200的底表面200a可以与第一基板100的顶表面接触。第一互连基板200可以包括第一基层210中的第一导电构件220。第一基层210可以包括例如氧化硅。第一开口201可以占据第一互连基板200的内侧，并且第一导电构件220可以占据第一互连基板200的外侧。第一导电构件220可以包括第一下焊盘222、第一通孔221和第一上焊盘223。第一下焊盘222可以设置在第一互连基板200的下部分中。第一下焊盘222可以不突出超过第一基层210的底表面，例如，第一下焊盘222可以嵌入到第一互连基板200中。第一下焊盘222可以机械地耦合并且电连接到第一导电图案120。第一上焊盘223可以在第一互连基板200的上部分中。第一上焊盘223可以不突出超过第一基层210的顶表面，例如，第一上焊盘223可以嵌入到第一互连基板200中。第一上焊盘223的数目可以与外部端子140的数目不同。第一通孔221可以贯穿第一基层210并且将第一下焊盘222电连接到第一上焊盘223。第一半导体芯片310可以在第一基板100上并且可以驻留在第一互连基板200的第一开口201中。在平面图中，第一半导体芯片310可以具有比第一开口201的平面形状更小的平面形状。例如，第一半导体芯片310可以与第一开口201的内壁间隔开。第一半导体芯片310可以具有面对第一基板100的底表面310a和与底表面310a相对的顶表面310b。第一半导体芯片310的底表面310a可以是有源表面。第一半导体芯片310的底表面310a可以与第一基板100的顶表面接触。在该配置中，第一半导体芯片310的底表面310a可以与第一互连基板200的底表面200a处于相同的水平。第一半导体芯片310的顶表面310b可以与第一互连基板200的顶表面200b处于相同或更低的水平。第一半导体芯片310具有包括第一芯片焊盘311的下部分。第一芯片焊盘311可以电连接到第一基板100的第一导电图案120。第一半导体芯片310可以是例如存储器芯片或应用处理器(AP)芯片。在一个实施例中，多个第一半导体芯片310可以驻留在第一开口201中。例如，多个第一半导体芯片310可以并排放置在第一基板100上。在这种情况下，多个第一半导体芯片310可以彼此间隔开。第一绝缘层230可以在第一基板100上并且可以位于(或填充)第一互连基板200和第一半导体芯片310之间的区域中。第一绝缘层230可以具有与第一基板100的顶表面接触的最下面的底表面。第一绝缘层230的最下面的底表面可以与第一互连基板200的底表面200a处于相同的水平。第一绝缘层230可以包括例如绝缘聚合物、热固性树脂或ABF。第二基板400可以本文档来自技高网...

【技术保护点】
1.一种半导体封装，包括：第一重新分布基板；第一互连基板，所述第一互连基板在第一重新分布基板上并且具有贯穿第一互连基板的第一开口；第一半导体芯片，所述第一半导体芯片在第一重新分布基板上并且在第一互连基板的第一开口中；第一互连基板和第一半导体芯片上的第二重新分布基板；第二互连基板，所述第二互连基板在第二重新分布基板上并且具有贯穿第二互连基板的第二开口；以及第二半导体芯片，所述第二半导体芯片在第二重新分布基板上并且在第二互连基板的第二开口中。

【技术特征摘要】
2017.06.07 KR 10-2017-00709331.一种半导体封装，包括：第一重新分布基板；第一互连基板，所述第一互连基板在第一重新分布基板上并且具有贯穿第一互连基板的第一开口；第一半导体芯片，所述第一半导体芯片在第一重新分布基板上并且在第一互连基板的第一开口中；第一互连基板和第一半导体芯片上的第二重新分布基板；第二互连基板，所述第二互连基板在第二重新分布基板上并且具有贯穿第二互连基板的第二开口；以及第二半导体芯片，所述第二半导体芯片在第二重新分布基板上并且在第二互连基板的第二开口中。2.根据权利要求1所述的半导体封装，其中：所述第一互连基板包括第一基层和所述第一基层中的第一导电构件，并且所述第二互连基板包括第二基层和所述第二基层中的第二导电构件。3.根据权利要求2所述的半导体封装，其中，所述第一导电构件和所述第二导电构件耦合到所述第二重新分布基板并且彼此电连接。4.根据权利要求2所述的半导体封装，其中，所述第一导电构件包括：嵌入在所述第一互连基板的顶表面中的第一上焊盘；嵌入在所述第一互连基板的底表面中的第一下焊盘；以及将所述第一下焊盘连接到所述第一上焊盘的第一通孔。5.根据权利要求1所述的半导体封装，其中，所述第一重新分布基板包括：第一绝缘图案；所述第一重新分布基板的底表面上的第一焊盘；以及第一线图案，所述第一线图案在所述第一绝缘图案之间，并且将所述第一半导体芯片电连接到所述第一焊盘，其中，所述第二重新分布基板包括：第二绝缘图案；所述第二重新分布基板的底表面上的第二焊盘；以及第二线图案，所述第二线图案在所述第二绝缘图案之间，并且将所述第二半导体芯片电连接到所述第二焊盘，并且其中，所述第二焊盘设置在所述第一半导体芯片的外部。6.根据权利要求1所述的半导体封装，还包括：绝缘层，所述绝缘层填充所述第一半导体芯片与所述第一互连基板之间的第一间隙以及所述第二半导体芯片与所述第二互连基板之间的第二间隙中的一个或多个。7.根据权利要求1所述的半导体封装，还包括：所述第二重新分布基板和所述第一半导体芯片之间的胶合层。8.根据权利要求1所述的半导体封装，还包括：所述第二互连基板和所述第二半导体芯片上的第三重新分布基板；第三互连基板，所述第三互连基板在所述第三重新分布基板上，并且具有贯穿所述第三互连基板的第三开口；以及第三半导体芯片，所述第三半导体芯片在所述第三重新分布基板上并且在所述第三互连基板的第三开口中，其中，所述第三半导体芯片通过所述第三重新分布基板电连接到所述第二互连基板。9.根据权利要求1所述的半导体封装，其中：所述第一半导体芯片的底表面和所述第一互连基板的底表面与所述第一重新分布基板的顶表面接触，所述第一半导体芯片的底表面和所述第一互连基板的底表面处于相同的水平，所述第二半导体芯片的底表面和所述第二互连基板的底表面与所述第二重新分布基板的顶表面接触，并且所述第二半导体芯片的底表面和所述第二互连基板的底表面处于相同的水平。10.根...

【专利技术属性】
技术研发人员：金原永，姜善远，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR