半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法。制作半导体元件的方法，首先提供一材料层，该材料层中具有一接触垫，然后形成一介电层于材料层及接触垫上，再形成一掺杂氧化层于介电层上，形成一氧化层于掺杂氧化层上。接着进行一第一蚀刻制作工艺去除部分氧化层、部分掺杂氧化层以及部分介电层以形成一第一接触洞，进行一第二蚀刻制作工艺去除部分掺杂氧化层以形成一第二接触洞，之后再填入一导电层于第二接触洞内以形成接触插塞。

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种制作动态随机存取存储器(DynamicRandomAccessMemory,DRAM)单元内的接触插塞的方法。
技术介绍
随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(DynamicRandomAccessMemory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。
技术实现思路
为解决上述问题，本专利技术公开一种制作半导体元件的方法。首先提供一材料层，该材料层中具有一接触垫，然后形成一介电层于材料层及接触垫上，再形成一掺杂氧化层于介电层上，形成一氧化层于掺杂氧化层上。接着进行一第一蚀刻制作工艺去除部分氧化层、部分掺杂氧化层以及部分介电层以形成一第一接触洞，进行一第二蚀刻制作工艺去除部分掺杂氧化层以形成一第二接触洞，之后再填入一导电层于第二接触洞内以形成接触插塞。本专利技术又公开一种半导体元件，其主要包含：一接触垫设于一材料层内；一介电层设于材料层及接触垫上；一掺杂氧化层设于介电层上；一氧化层设于掺杂氧化层上；以及一接触插塞包含一第一部分设于介电层内、一第二部分设于掺杂氧化层内以及一第三部分设于氧化层内，其中第二部分包含一气孔。附图说明图1至图4为本专利技术优选实施例制作一半导体元件的方法示意图。主要元件符号说明12材料层14接触垫16介电层18掺杂氧化层20氧化层22非晶碳膜24介电抗反射层26底抗反射层28图案化光致抗蚀剂30第一接触洞32第二接触洞34第一阶梯部36第二阶梯部38导电层40接触插塞42气孔44第一部分46第二部分48第三部分50第一倾斜侧壁52垂直侧壁54第二倾斜侧壁具体实施方式请参照图1至图4，图1至图4为本专利技术优选实施例制作一半导体元件的方法示意图。如图1所示，首先提供一材料层12，其可设置于一半导体基底(图未示)上，且材料层12中具有栅极结构、源极/漏极区域等的导电元件。在本实施例中，材料层12较佳为一DRAM单元中设于字符线上方的层间介电层，其中材料层12可包含单层或多层绝缘材料，例如可包含氧化硅、氮化硅、氮氧化硅或其组合等。接触垫14则较佳为DRAM单元中用来连接电容的储存节点接触垫(storagenodepad)或电容接触垫，其可较佳由钨所构成，但不局限于此。然后依序形成一介电层16于材料层12与接触垫14上、一掺杂氧化层18于介电层16上以及一氧化层20于掺杂氧化层18上。在本实施例中，介电层16较佳包含氮化硅，掺杂氧化层18较佳包含硼磷硅酸盐(borosilicatephosphosilicateglass,BPSG)或磷硅酸盐(phosphosilicateglass,PSG)，氧化层20则包含四乙氧基硅烷(tetraethylorthosilicate,TEOS)。另外需注意的是，本实施例虽直接于介电层16表面设置掺杂氧化层18，但不局限于此，依据本专利技术一实施例又可依据制作工艺需求选择性设置一高介电常数介电层(图未示)于介电层16与掺杂氧化层18之间。其中高介电常数介电层可包含介电常数大于4的介电材料，例如选自氧化铪(hafniumoxide，HfO2)、硅酸铪氧化合物(hafniumsiliconoxide,HfSiO4)、硅酸铪氮氧化合物(hafniumsiliconoxynitride,HfSiON)、氧化铝(aluminumoxide,Al2O3)、氧化镧(lanthanumoxide,La2O3)、氧化钽(tantalumoxide,Ta2O5)、氧化钇(yttriumoxide,Y2O3)、氧化锆(zirconiumoxide,ZrO2)、钛酸锶(strontiumtitanateoxide,SrTiO3)、硅酸锆氧化合物(zirconiumsiliconoxide,ZrSiO4)、锆酸铪(hafniumzirconiumoxide,HfZrO4)、锶铋钽氧化物(strontiumbismuthtantalate,SrBi2Ta2O9,SBT)、锆钛酸铅(leadzirconatetitanate,PbZrxTi1-xO3,PZT)、钛酸钡锶(bariumstrontiumtitanate,BaxSr1-xTiO3,BST)、或其组合所组成的群组。接着进行一光刻暨蚀刻制作工艺以于氧化层20、掺杂氧化层18、以及介电层16中形成接触洞。更具体而言，本实施例可先依序形成一非晶碳膜(amorphouscarbonfilm,APF)22、一介电抗反射层(dielectricanti-reflectivecoating,DARC)24、一底抗反射层(bottomanti-reflectivecoating,BARC)26以及一图案化光致抗蚀剂28于氧化层20上。然后利用图案化光致抗蚀剂28为掩模依序去除部分底抗反射层26、部分介电抗反射层24与部分非晶碳膜22，去除图案化光致抗蚀剂28，再以被图案化的底抗反射层26、介电抗反射层24以及非晶碳膜22为掩模去除部分氧化层20、部分掺杂氧化层18以及部分介电层16以形成一第一接触洞30暴露出部分设置于材料层12中的接触垫14表面。之后再如图2所示完全去除底抗反射层26、部分介电抗反射层24与部分非晶碳膜22并暴露出氧化层20表面。如图3所示，接着进行另一蚀刻制作工艺去除部分掺杂氧化层18以形成一第二接触洞32。更具体而言，本阶段所进行的蚀刻制作工艺较佳为一软性蚀刻制作工艺(softetching)，其较佳利用氨气(NH3)、三氟化氮(NF3)或其组合所构成的蚀刻气体在不去除任何氧化层20与介电层16的情况下仅去除部分掺杂氧化层18并扩张原本位于掺杂氧化层18内的接触洞宽度，将原本呈现约略倾斜且平坦的第一接触洞30侧壁改变为具有阶梯状的第二接触洞32。在本实施例中，前述去除部分掺杂氧化层18以形成第二接触洞32的蚀刻制作工艺中掺杂氧化层18对氧化层20的蚀刻选择比较佳介于50:1至250:1或更佳200:1。从细部来看，由于此阶段所进行的蚀刻制作工艺仅去除部分掺杂氧化层18，因此在扩大原本位于掺杂氧化层18内的接触洞开口后掺杂氧化层18与介电层16之间较佳形成一第一阶梯部34，而掺杂氧化层18与氧化层20之间也形成另一第二阶梯部36。随后如图4所示，填入一导电层38于第二接触洞32内形成一接触插塞40并同时形成一气孔(airgap)42于接触插塞40内。更具体而言，形成接触插塞40的方式可先依序形成一选择性阻障层(图未示)与一导电层38于第二接触洞32内，然后利用一平坦化制作工艺，例如化学机械研磨制作工艺去除部分导电层38、部分阻障层甚至部分氧化层20，使剩余的导电层38上表面切齐本文档来自技高网...

【技术保护点】
1.一种制作半导体元件的方法，包含：提供一材料层，该材料层中具有一接触垫；形成一介电层于该材料层及该接触垫上；形成一掺杂氧化层于该介电层上；形成一氧化层于该掺杂氧化层上；进行一第一蚀刻制作工艺去除部分该氧化层、部分该掺杂氧化层以及部分该介电层以形成一第一接触洞；进行一第二蚀刻制作工艺去除部分该掺杂氧化层以形成一第二接触洞；以及填入一导电层于该第二接触洞内以形成接触插塞。

【技术特征摘要】
1.一种制作半导体元件的方法，包含：提供一材料层，该材料层中具有一接触垫；形成一介电层于该材料层及该接触垫上；形成一掺杂氧化层于该介电层上；形成一氧化层于该掺杂氧化层上；进行一第一蚀刻制作工艺去除部分该氧化层、部分该掺杂氧化层以及部分该介电层以形成一第一接触洞；进行一第二蚀刻制作工艺去除部分该掺杂氧化层以形成一第二接触洞；以及填入一导电层于该第二接触洞内以形成接触插塞。2.如权利要求1所述的方法，其中该介电层包含氮化硅。3.如权利要求1所述的方法，其中该掺杂氧化层包含硼磷硅酸盐(borosilicatephosphosilicateglass,BPSG)或磷硅酸盐(phosphosilicateglass,PSG)。4.如权利要求1所述的方法，该氧化层包含四乙氧基硅烷(tetraethylorthosilicate,TEOS)。5.如权利要求1所述的方法，其中该第二蚀刻制作工艺所使用的气体是选自由氨气以及三氟化氮所构成的群组。6.如权利要求1所述的方法，其中该第二蚀刻制作工艺中掺杂氧化层对氧化层的蚀刻选择比是200:1。7.如权利要求1所述的方法，其中该掺杂氧化层及该介电层之间包含一第一阶梯部。8.如权利要求1所述的方法，其中该掺杂氧化层及氧化层之间包含一第二阶梯部。9.如权利要求1所述的方法，其中接触插塞包含钨。10.如权利要求1所述的方法，其中该接触插塞包含一第一部分设于该介电层内、一...

【专利技术属性】
技术研发人员：廖家梁，张峰溢，李甫哲，陈界得，詹益旺，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71