半导体器件及其制造方法技术

提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术构思涉及半导体器件和制造其的方法。具体地，本专利技术构思涉及包括掩埋绝缘层的半导体器件和制造其的方法。
技术介绍
掩埋沟道阵列晶体管(BCAT)可以包括埋入沟槽中以解决短沟道效应的栅电极。随着半导体存储器件越来越高度集成，各个电路图案的尺寸可以减小以在相同的区域中形成更多的半导体器件，这会使半导体器件的制造复杂化。例如，电路图案的小型化会导致泄漏电流的增大。泄漏电流出现在半导体器件的不同部分中。例如，DRAM(动态随机存取存储器)的刷新特性会受增大的泄漏电流负面地影响。
技术实现思路
根据本专利技术构思的一些方面，提供了一种半导体器件，其包括衬底，衬底包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面和凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。根据本专利技术构思的一些方面，提供了一种半导体器件，其包括衬底，衬底包括下半导体本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：衬底，包括下半导体层、在所述下半导体层上的上半导体层、以及在所述下半导体层与所述上半导体层之间的掩埋绝缘层；第一沟槽，在所述上半导体层中，具有在所述掩埋绝缘层之上的最下表面；第一导电图案，凹入所述第一沟槽中；第二沟槽，在所述下半导体层、所述掩埋绝缘层和所述上半导体层中；第二导电图案，在所述第二沟槽中；以及第一源极/漏极区，在所述第一导电图案与所述第二导电图案之间的所述上半导体层中。

【技术特征摘要】
2017.04.12 KR 10-2017-00474901.一种半导体器件，包括：衬底，包括下半导体层、在所述下半导体层上的上半导体层、以及在所述下半导体层与所述上半导体层之间的掩埋绝缘层；第一沟槽，在所述上半导体层中，具有在所述掩埋绝缘层之上的最下表面；第一导电图案，凹入所述第一沟槽中；第二沟槽，在所述下半导体层、所述掩埋绝缘层和所述上半导体层中；第二导电图案，在所述第二沟槽中；以及第一源极/漏极区，在所述第一导电图案与所述第二导电图案之间的所述上半导体层中。2.根据权利要求1所述的半导体器件，还包括：栅极绝缘层，在所述第二沟槽的侧壁和底表面上，其中所述第二导电图案在所述栅极绝缘层上。3.根据权利要求2所述的半导体器件，其中所述第二导电图案的上表面低于所述第一导电图案的最上表面。4.根据权利要求3所述的半导体器件，其中所述第二导电图案的最上表面低于所述掩埋绝缘层的上表面。5.根据权利要求2所述的半导体器件，还包括：在所述衬底上的电容器，其中所述第一源极/漏极区电连接到所述电容器。6.根据权利要求2所述的半导体器件，还包括：第三沟槽，在所述下半导体层、所述掩埋绝缘层和所述上半导体层中；第三导电图案，在所述第三沟槽中；以及第二源极/漏极区，在所述第一导电图案与所述第三导电图案之间的所述上半导体层中，其中所述第一导电图案插置在所述第一源极/漏极区与所述第二源极/漏极区之间。7.根据权利要求2所述的半导体器件，还包括：在所述第二导电图案上的第三导电图案，其中所述第二导电图案具有比所述第三导电图案的功函数更高的功函数。8.根据权利要求2所述的半导体器件，还包括：在所述第二导电图案上的盖层，其中所述盖层包括气隙。9.根据权利要求1所述的半导体器件，其中所述第二导电图案电连接到所述第一源极/漏极区。10.根据权利要求9所述的半导体器件，其中所述第二导电图案的上表面高于或等于所述上半导体层的上表面，以及所述第二导电图案的下表面低于或等于所述下半导体层的上表面。11.根据权利要求9所述的半导体器件，还包括：设置在所述衬底上的位线，其中所述第一导电图案在第一方向上延伸，所述位线在与所述第一方向交叉的第二方向上延伸，以及所述第二导电图案电连接到所述位线。12.一种半导体器件，包括：衬底，包括下半导体...

【专利技术属性】
技术研发人员：赵珉熙，金俊秀，金熙中，安泰玧，山田悟，李元锡，全南镐，郑文泳，许基宰，弘载昊，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR