改善动态随机存储器行锤现象的半导体结构及其制作方法技术

本发明专利技术公开一种改善动态随机存储器中行锤现象的半导体结构及其制作方法。该半导体结构包含有一半导体基底，具有一第一导电型及一第一掺杂浓度；一主动区域，位于该半导体基底上，其中该主动区域的一长轴沿着一第一方向延伸；一沟槽绝缘结构，邻接该主动区域的一端面；一通过栅极，埋设于该沟槽绝缘结构内，其中该通过栅极沿着一第二方向延伸，且该第二方向不平行于该第一方向；以及一区域掺杂区，具有一第二导电型及一第二掺杂浓度，设于该主动区域的该端面上。

Semiconductor structure for improving dynamic random access hammer phenomenon and its making method

The invention discloses a semiconductor structure for improving the row hammer phenomenon in dynamic random access memory and a manufacturing method thereof. The semiconductor structure comprises a semiconductor substrate with a first conductive type and a first doping concentration; an active region situated on the semiconductor substrate, a long axis of the active region extending in a first direction; a groove insulation structure adjacent to an end face of the active region; and a gate through which the active region is embedded. In the groove insulation structure, the groove extends along a second direction through the gate, and the second direction is not parallel to the first direction; and a region doping region, having a second conductive type and a second doping concentration, is arranged on the end face of the active region.

【技术实现步骤摘要】
改善动态随机存储器行锤现象的半导体结构及其制作方法
本专利技术涉及半导体
，特别是涉及一种可以改善动态随机存储器(DRAM)的行锤(rowhammer)现象的半导体结构及其制作方法。
技术介绍
当动态随机存取存储器(DRAM)的目标行在一段时间内被激活太多次时，存储在邻近目标行的相邻行的数据资料很可能会丢失或被干扰。更具体地说，存储在相邻行的数据资料会由于目标行的频繁激活而产生的信号串扰而损坏(datacorruption)，此现象又被称为“行锤(rowhammer)”。随着DRAM设计密度的增加，行锤现象会越来越严重，已成为该
亟待解决的一个问题。
技术实现思路
本专利技术的主要目的在于提供一种改良的半导体结构及其制作方法，以解决现有技术技术的不足与缺点。根据本专利技术一实施例，提出一种半导体结构，包含有一半导体基底，具有一第一导电型及一第一掺杂浓度；一主动区域，位于该半导体基底上，其中该主动区域的一长轴沿着一第一方向延伸；一沟槽绝缘结构，邻接该主动区域的一端面；一通过栅极，埋设于该沟槽绝缘结构内，其中该通过栅极沿着一第二方向延伸，且该第二方向不平行于该第一方向；以及一区域掺杂区，具有一第二导电型及一第二掺杂浓度，设于该主动区域的该端面上。根据本专利技术另一实施例，提出一种半导体结构的制作方法。首先提供一半导体基底，具有一第一导电型。在该半导体基底上形成至少一主动区域，其中该主动区域的一长轴沿着一第一方向延伸。进行一第一斜角度离子注入制作工艺，在该主动区域的一端面上的一第一深度以上形成一第一掺杂区，具有一第二导电型。再进行一第二斜角度离子注入制作工艺，在该主动区域的该端面上的一第二深度以上形成一第二掺杂区，具有一第三导电型，其中该第三导电型与该第二导电型互为相反电性，如此于该第一深度与该第二深度之间构成一具有该第二导电型的区域掺杂区。再于该主动区域周围形成一沟槽绝缘结构，邻接该主动区域的该端面。为让本专利技术上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而优选实施方式与附图仅供参考与说明用，并非用来对本专利技术加以限制者。附图说明图1为本专利技术一实施例所绘示的半导体结构的部分布局示意图；图2为图1中沿着切线I-I’所视的剖面示意图；图3至图6为本专利技术实施例所绘示的半导体结构的制作方法的剖面示意图。主要元件符号说明1半导体结构32第一斜角度离子注入制作工艺34第二斜角度离子注入制作工艺101、102、103主动区域102a、102b端面121掺杂区122掺杂区200沟槽绝缘结构201沟槽填充硅氧层210阻障层220钨金属层230上盖介电层302a、302b区域掺杂区321a、321b第一掺杂区341a、321b第二掺杂区400绝缘沟槽401硅氧垫层402氮化硅层d1第一深度d2第二深度AA主动区域BWL1～BWL4埋入字符线BC位线接触区SC储存节点接触区PG、PG1、PG2通过栅极具体实施方式在本专利技术的以下详细描述中，所参考的附图也构成说明书的一部分，其例示出可具体实践本专利技术的实施例。这些实施例已描述足够的细节以使本领域的技术人员能够实践本专利技术。其它实施例可以被利用，并且可以做出结构，逻辑和电性上的变化而不脱离本专利技术的范围。下面的详细说明，因此，不被视为具有限制意义，并且本专利技术的范围是由所附权利要求而定。在进一步的描述优选实施例之前，以下先针对全文中使用的特定用语进行说明。用语“蚀刻”在本文中通常用来描述图案化材料的制作工艺，使得在蚀刻完成后的材料的至少一部分能被留下。例如，应该理解的是，蚀刻硅的方法包括在硅上面图案化一掩模层(例如，光致抗蚀剂或硬掩模)，然后从不被掩模层保护的区域去除硅。因此，在蚀刻过程完成，由掩模保护的区域的硅会留下。然而，在另一实例中，刻蚀也可以指不使用掩模的方法，但在蚀刻过程完成后仍留下至少一部分的材料。上面的说明用来从区分“刻蚀”及“去除”。当“蚀刻”一材料，该材料的至少一部分在处理结束后被保留。与此相反，“去除”材料时，基本上所有的材料是在过程中除去。然而，在一些实施例中，“去除”被认为是一个广义的用语，可以包括刻蚀。用语“形成”、“沉积”或术语“设置”在下文中用于描述施加一层材料于基底的行为。这样的用语是为了描述任何可能的层形成技术，包括但不限于，热生长、溅射、蒸发、化学气相沉积、外延生长、电镀等。根据各种实施例，例如，沉积可以任何适当的公知方法进行。例如，沉积可以包括任何生长、镀层，或转移材料到基底上的过程。一些公知的技术包括物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)、原子层沉积(ALD)、等离子体增强CVD(PECVD)等。全文中所描述的“基底”，最常见的应该是硅基底。然而，基底也可以是任何半导体材料，例如锗、砷化镓、磷化铟等。在其它实施例的，基底可以是不导电的，例如玻璃或蓝宝石晶片。请参阅图1及图2，其中图1为依据本专利技术一实施例所绘示的半导体结构1的部分布局示意图，图2为图1中沿着切线I-I’所视的剖面示意图。本专利技术半导体结构1特别适用于具有埋入字符线的动态随机存储器(DRAM)，可以有效改善动态随机存储器的行锤(rowhammer)现象。图1例示一动态随机存储器的部分布局，其中包括形成在半导体基底100内的多个主动区域(AA)，各主动区域为一长条状结构，其长轴沿着一第一方向(或AA方向)延伸。根据本专利技术实施例，图1中的多个主动区域以交错(staggered)方式排列，换言之，不同行的主动区域(例如，主动区域101与102、主动区域102与103)会彼此部分重叠。根据本专利技术实施例，围绕在各个主动区域(例如，主动区域101、102、103)周围的是沟槽绝缘结构200，将主动区域101、102、103彼此电性绝缘隔离。在半导体基底100内另形成有多条直线型的埋入字符线(buriedwordline，BWL)，例如，BWL1～BWL4，沿着一第二方向(或参考坐标y轴方向)延伸。埋入字符线BWL1～BWL4分别穿过多个主动区域，例如，埋入字符线BWL2及BWL3穿过主动区域102，将主动区域102区隔成三个区域，分别是埋入字符线BWL2及BWL3之间的位线接触区(BC)及位于主动区域102两端的存储节点接触区(SC)。根据本专利技术实施例，埋入字符线BWL1及BWL4分别通过主动区域102旁的沟槽绝缘结构200，并且十分靠近主动区域102的存储节点接触区的相对两端面102a及102b。根据本专利技术实施例，通过主动区域102旁的沟槽绝缘结构200，且靠近主动区域102相对两端面102a及102b的埋入字符线BWL1及BWL4又被称为通过栅极(passinggate，PG)。如图2所示，半导体基底100可以包括，但不限于，硅基底，含硅基底，硅上氮化镓(GaN-on-silicon或III-V族的其他材料)，硅上石墨烯(graphene-on-silicon)基底，或硅覆绝缘(SOI)基底。根据本专利技术实施例，半导体基底100具有一第一导电型，例如，P型掺杂，及一第一掺杂浓度，例如，介于1E18～2E19atoms/cm3，但不限于此。根据本专利技术实施例，沟槽绝缘结构200围绕主动区域102且邻接主本文档来自技高网...

【技术保护点】
1.一种半导体结构，包含有：半导体基底，具有第一导电型及第一掺杂浓度；主动区域，位于该半导体基底上，其中该主动区域的一长轴沿着一第一方向延伸；沟槽绝缘结构，邻接该主动区域的一端面；通过栅极，埋设于该沟槽绝缘结构内，其中该通过栅极沿着一第二方向延伸，且该第二方向不平行于该第一方向；以及区域掺杂区，具有第二导电型及第二掺杂浓度，设于该主动区域的该端面上。

【技术特征摘要】
1.一种半导体结构，包含有：半导体基底，具有第一导电型及第一掺杂浓度；主动区域，位于该半导体基底上，其中该主动区域的一长轴沿着一第一方向延伸；沟槽绝缘结构，邻接该主动区域的一端面；通过栅极，埋设于该沟槽绝缘结构内，其中该通过栅极沿着一第二方向延伸，且该第二方向不平行于该第一方向；以及区域掺杂区，具有第二导电型及第二掺杂浓度，设于该主动区域的该端面上。2.如权利要求1所述的半导体结构，其中该第一导电型是P型，该第二导电型是P型。3.如权利要求2所述的半导体结构，其中该区域掺杂区是掺杂铟。4.如权利要求3所述的半导体结构，其中该第二掺杂浓度介于1E18～5E19atoms/cm3。5.如权利要求4所述的半导体结构，其中该第二掺杂浓度大于该第一掺杂浓度。6.如权利要求3所述的半导体结构，其中该第二掺杂浓度介于1E18～5E19atoms/cm3。7.如权利要求6所述的半导体结构，其中该第二掺杂浓度小于该第一掺杂浓度。8.如权利要求1所述的半导体结构，其中该第一掺杂浓度介于1E18～2E19atoms/cm3。9.如权利要求1所述的半导体结构，其中该第一导电型是P型，该第二导电型是N型。10.如权利要求9所述的半导体结构，其中该区域掺杂区是掺杂砷。11.如权利要求10所述的半导体结构，其中该第二掺杂浓度介于1E18～5E19atoms/cm3。12.如权利要求1所述的半导体结构，其中该区域掺杂区仅在该端面的一第一深度与一第二深度之间延伸，且正对该通过栅极。13.如权利要求1所述的半导体结构，其中该第一深度为该第二深度为14.如权利要求1所述的半导体结构，其中该沟槽绝缘结构包含硅氧层，介于该区域掺杂区与该通过栅极之间。15.一种半导体结构的制作方法，包含有：提供一半导体基底，具有一第一导电型；在该半导体基底...

【专利技术属性】
技术研发人员：永井享浩，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71